利用AD7616的V型采样实现准同步数据采集

1、利用AD7616的V型采样实现准同步数据采集DOI：10.3969/j.issn.1005-5517.2017.9.0181AD7616简介AD7616是ADI公司推出的一款16位16通道数据采集系统(DAS,同一封装内集成了两个16位逐次逼近寄存器型(SAR模数转换器(ADC)，支持对16个通道进行双路同步采样。AD7616的模拟输入端为真双极性输入，每个通道的量程可独立设置，有±10V、±5V或±2.5V供选择，同时输入端具有±20V的箝位(CLAMP保护，而且片内集成有抗混叠模拟滤波器。AD7616采用+5V单电源供电，拥有IMsps的采样速率并达

2、到90dB的信噪比(SNR,输入阻抗与采样速率无关，恒定为1MQ,因此无需外部的驱动电路及双极性电源。AD7616通过HW_RNGSEL10管脚进行选择，工作在硬件模式或软件模式。硬件模式下，AD7616由引脚进行配置。软件模式下，AD7616支持井口或串口对内部的寄存器及灵活的序列器(FlexibleSequencer)进行配置，以获得更多的功能。AD7616的内部框图如图1所示。2 多通道准同步采样电力系统保护与测控的应用中，需要实时监测电网中多相的电压和电流信号。为了满足各种标准的精度要求，传统的设计中通常都是对多路信号进行同步采样，因此一般选用多通道同步采样型的ADC例如AD7865A

3、D7656-1,AD7606等都是典型的应用选择。在某些需要低成本但精度要求不高的应用中，工程师尝试采用一种“MUX莫拟开关+单通道ADC的设计方案，如图2所示，利用模拟开关切换输入通道，用单通道ADC®环对输入信号进行采样。由于多通道信号的非同步采样，采样点的间隔时间会导致通道间采样的延迟，并由此带来一定的相位误差或相位失配，误差的大小与多个因素相关，取决于输入信号的频率、幅值、采样时刻信号的相位等。为了减少非同步采样所带来的通道间相位误差，设计一种采样序列，通道顺序为“VINAVINWV1N2->VIN6>VIN7>VIN6>>VIN2>VIN

4、1>VINO,如图3所示。由于采样序列像一个大写的字母“V”，我们不妨称之为“V型采样”模式。在图3“V型采样”配置下，VINO-VIN6的每个通道前后采样两次，而且采样时刻在VIN7采样时刻的两侧呈对称分布。如果ADC的采样间隔控制为等间距，当输入信号为线性信号时，VINO-VIN6通道前后两次采样数据的平均值与在VIN7采样时刻的结果是相同的，这就通过“V型采样+数据平均”的方式实现了多通道间的准同步采样，因此把VIN7的采样时间点称之为“准同步采样时刻”，如图4所示。如果输入信号为正弦波，采用“V型采样+数据平均”的模式会带来一定的误差，但相比传统的“MUX模拟开关+单通道ADC非

5、同步采样模式而言，仍然可以大幅减少由于非同步采样而带来的通道间误差。3 “V型采样+数据平均”的误差分析以正弦波为例，分析“V型采样+数据平均”模式得到的平均值与准同步采样时刻的采样值之间误差的大小。为了简化分析，将输入正弦波信号的幅值归一化为1.0，并假定第一个采样点时刻对应正弦波的相位为a,B,第二个采样点时刻对应正弦波的相位为a+2B,系统应用为例，用Tspan=14jis来计算“V型采样+数据平均”所带来误差的最大值：对于50Hz（基波），误差最大值为：1-COS兀*50Hz*14以s）在用中，处理器上电后，需要对AD7616内部的通道序列栈寄存器进行初始化。初始化完成后，需要把AD7

6、616寻址寄存器的REGADDR40设置为00000,使得AD7616的状态为输出ADC专换数值。假定按照图3的模式进行设置，即采样通道顺序为“VINAVIN1-VIN2-VIN6-VIN7-VIN6VIN2-VIN1-VINO'。处理器与AD7616并口连接的情况下，序列栈寄存器的配置代码参考图8所示。在这样的配置下，VINO-VIN6通道都以别被采样了两次，数据平均由处理器来计算，这样准同步采样时刻正好对应于VIN7通道采样点在时间轴的位置。应用中特别需要注意的是：软件模式下，完成AD7616所有寄存器的配置后，由于需要一个CONVS启动转换来使得所有寄存器配置都有效，因此AD76

7、16第一次转换的输出结果是不可靠的，应用中需要把第一次的转换数据丢弃，数据手册中也把这第一次的转换称为“伪转换”(DummyConvert)。另外，为了实现一次CONVST成序列栈寄存器中全部通道的转换，在AD7616配置寄存器(Ox02-ConfigurationRegister)中的SEQE、NBURSTER(bit5,bit6)者l必须使台旨。AD7616的工作流程图参考图9所示。5测试验证配合理论分析，同时搭建了AD7616的测试系统，如图10所示。验证系统中，信号源为AudioPrecision2712，输出高SNR(信噪比)、低THD(总谐波失真)的正弦波供AD7616进行测试。处

8、理器采用Cortex-M4内核的混合信号控制处理器ADSP-CM408FAD7616采集的数据通过串口(UART发送给PC电脑，使用VisualAnalogrM软件分析AD7616数据获得交流性能指标(SNRF口THD,使用MicrosoftExcel运行DFT算法获得幅值和相位信息。测试中，AD7616的采样序列按照图4的“V型采样+数据平均”模式进行设置，但为了让实验的结果对比更为容易，同时排除AD7616各通道间性能差异的影响，序列栈寄存器设置为对同一个输入通道VINO进行连续多次采样，这样在一次“V型采样”中，VINO先后总共被采样15次，分别定义为SO-S14,如图11所示。数据计算

9、中，把SOS14配对并取均值，S1与S13配对取均值，以此类推，但S7不参与任何平均计算。这样，将（SO+S14/2，（S1+S13）/2，（S2+S12）/2，（S3+S11）/2，（S4+S10）/2，（S5+S9）/2，（S6+S8）/2的平均值结果，与S7的VINO原始信号进行比较，获得测试结果。测试中，AD7616的VINO量程设置为土10V,输入正弦波的幅值为9.6Vp,（即-0.352dBFS）,分别设定输入正弦波频率为50Hz，250Hz，2550Hz（50Hz电力线基频的5次，51次谐波）进行测试。当输入信号为50Hz正弦波（电力线基频）的测试结果如表1所示。由表1可以看出，

10、对于50Hz输入信号采用平均值计算得到的结果相对于原始信号的幅值和相位误差完全在可接受的范围内。事实上，在采用平均值计算时，由于过采样（前后共两次采样）的存在，相比单次采样时的信噪比（SNR性能还略有提高。当输入信号为250Hz正弦波（50Hz电力线基频的5次谐波）的测试结果如表2所示。当输入信号的频率提高到250Hz时，幅值有-O.OOldB衰减，相当于0.1%，与之前数学公式推导的结果一致，相位误差完全在可接受的范围内。当输入信号为2550Hz正弦波（50Hz电力线基频的51次谐波）的测试结果如表3所示。当输入信号的频率提高到2550Hz时，“V型采样+数据平均”所带来的误差开始比较明显。SO与S14的间隔最远，因此平均值的计算结果是误差最大的情况，对比S7，误差为-0.055dB，相当于6.3%的误差，与数学公式推导的结果一致。S7幅值的计算结果为-0.38ldBFS,对比50Hz时有所衰减，这是由于AD7616内部低通滤波器的滚降所致，并非“V型采样+数据平均”所带来的误差。6结论对输入为50Hz、250Hz、2550Hz正弦波的测试数据也可以看出，AD7616配置在“V型采样+数据平均”模式下的实验结果完全符合数学理论推导的结果。受益于AD7616的IMsps高采样率，通过配置AD7616内部的序列栈寄存器，