第3章集成逻辑门

1、第3章 集 成 逻 辑 门 第3章 集 成 逻 辑 门 3. .1 常用集成逻辑门的类型常用集成逻辑门的类型 3. .2 TTL门举例及其系列简介门举例及其系列简介 3. .3 CMOS门电路门电路 3. .4 TTL与与CMOS电路接口电路接口 习题习题 第3章 集 成 逻 辑 门 3.1 常用集成逻辑门的类型常用集成逻辑门的类型 1. 1. 集成逻辑门的逻辑功能分类集成逻辑门的逻辑功能分类在数字电路中，实现逻辑运算功能的电路称之为逻辑门电路。上一章介绍的几种分立元件逻辑门电路， 现在已经很少使用了，人类在此基础上发展、研制成各种集成逻辑门电路。对于使用集成逻辑门者而言，首先要了解所用门电路

2、的逻辑功能， 记住它的图形符号及相应逻辑表达式， 才能正确分析或设计逻辑电路中的有关内容。 第3章 集 成 逻 辑 门 除此之外， 还有三种特殊的集成逻辑门： 集电极（漏极）开路门（又称OC门）、 三态门（又称TS门）、 传输门， 下面会逐一介绍其原理、 特殊功能、 图形符号及逻辑表达式。它们和上面的门一起构成基本集成逻辑门， 都是数字电路的基础， 必须掌握。由于上述门电路的新国标符号、曾用符号和国外所用符号不同， 因此在表3.1.1常用逻辑门符号对照表中列出。 第3章 集 成 逻 辑 门 表表3.1.13.1.1常用逻常用逻辑门符号对照表辑门符号对照表符号名称说明本书所用符号曾用符号国外所用

3、符号&与 门或 门非 门与非门或非门与或非门异或门 同或门集电极开路与非门三态输出与非门传输门11&1&11&TGTGEN第3章 集 成 逻 辑 门 2. 2. 集成逻辑门的结构分类集成逻辑门的结构分类数字集成器件所用的材料以硅为主，高速电路中也使用砷化镓等化合物半导体材料。 按其制作所用半导体器件分类, 数字集成电路分为双极型和单极型两大类。双极型集成门除了有DTL(Diode Transistor Logic)型、ECL（Emitter Coupled Logic）型、 I2L（Integrated Injection Logic）型外，目前应用最广泛的、在

4、市场上占主导地位的主要是TTL（Transistor Transistor Logic）门电路。单极型集成门主要是CMOS（Complementary Metal Oxide Semiconductor）门电路。 第3章 集 成 逻 辑 门 不论是TTL门电路，还是CMOS门电路，只要是所实现的逻辑功能相同，其图形符号和逻辑表达式就相同。但在电气特性上有所不同。 例如TTL逻辑电路的电源电压均为5 V，而CMOS集成门的型号不同，可以有不同的电源电压; TTL门的标准高、低电平分别为2.4 V和0.4 V，而CMOS门的高电平近似等于所加电源电压，低电平近似为0。 CMOS门的最大优点是功耗低

5、，带同类门的个数（称为扇出系数）高；而TTL门的静态功耗大，扇出系数较小。 第3章 集 成 逻 辑 门 3.2 TTL门举例及其系列简介门举例及其系列简介 3.2.1 TTL3.2.1 TTL与非门与非门 与非门是TTL门的基本电路形式，现通过对TTL与非门的分析，来了解TTL门电路的结构特点及外部特性。 1. 1. 电路结构电路结构54/74系列TTL集成与非门的典型电路如图3.2.1（a）所示， 逻辑符号如图3.2.1（b）所示。 第3章 集 成 逻 辑 门 图3.2.1 典型的TTL与非门（a） 电路; （b） 逻辑符号 F(a)&ABF(b)R1R4ABV1R3R5V3V2V5

6、UCC(5 V)CCR2V4第3章 集 成 逻 辑 门 图3.2.1电路可分解为3个组成部分： （1） 由多发射极晶体管V1和电阻R1组成输入级，实现“与”逻辑功能。（2） 由晶体管V2和电阻R2、R3组成中间级，其主要作用是从V2管的集电极和发射极同时输出两个相位相反的信号，分别驱动V3、V5。 （3） 由晶体管V3、V4、V5和电阻R4、R5组成输出级。V5是个反相器，V3、V4组成复合管构成一个射极跟随器，作为V5管的有源负载，这种输出通常称之为推拉式输出或图腾输出电路， 具有很小的输出电阻，带负载能力较强。 第3章 集 成 逻 辑 门 2. 2. 逻辑功能逻辑功能 当输入信号A、B、C

7、全部为高电平（3.6 V）时的工作情况如图 3.2.2（a）所示，这时，输出管V5处于饱和导通状态， 因而输出为低电平（0.3 V）。一般称此为导通状态或开门状态（简称开态）。 当输入信号A、B、C中至少有一个为低电平（0.3 V）时的工作情况如图 3.2.2（b）所示， 这时，输出高电平（3.6 V）。由于在此状态下输出管V5截止，故称为截止状态或关门状态（简称关态）。 第3章 集 成 逻 辑 门 图3.2.2 典型TTL与非门的工作情况（a） 输入全为高电平; （b） 输入有低电平 L(a)R1R2R4ABV1R3R5V2V5V4UCC(5 V)Cb1c12.1 V3.6 VIR1IR2I

8、R4c21 V0.3 V0.3 VIR3(b)R1R2R4ABV1R3R5V3V2V5V4UCC(5 V)Cb1c11 V0.3 VIR1IR43.6 VIR51.4 V0.7 V0.4 V5 VV3第3章 集 成 逻 辑 门 根据电路的工作情况，可做出图3.2.2电路的逻辑电平表， 见表3.2.1。当采用正逻辑约定时，便可得到逻辑真值表， 见表3.2.2，其逻辑表达式为 CBAL表3.2.1 图3.2.2电路的逻辑电平表 第3章 集 成 逻 辑 门 表3.2.2 正与非门的真值表 第3章 集 成 逻 辑 门 3. 3. 电气特性电气特性 (1) 电压传输特性： 是描述空载条件下输出电压与输入

9、电压之间对应关系的曲线。上述TTL正与非门的电压传输特性如图3.2.3所示，一般将电压传输特性分为AB段（截止区）、BC段（线性区）、CD段（过渡区）和DE段（饱和区）四个区段。由图可见，输出的高电平UOH=3.6 V，输出的低电平UOL=0.3 V。为确保门电路的正常工作，通常规定输出高电平的下限值UOHmin2.4 V，输出低电平的上限值UOLmax=0.4 V。根据这两个值可以从电压传输特性上查出相对应的UILmax和UIHmin。当UiUILmax时，电路输出高电平, 处于关门状态, 因此UILmax也称为关门电平UOFF; 当UiUIHmin时， 电路则输出低电平, 处于开门状态,因

10、此UIHmin也称为开门电平UON。电压传输特性中CD段的中点所对应的输入电压叫阈值电压UT（或门槛电压），UT=1.4 V。 第3章 集 成 逻 辑 门 03.0ABCDEUOHUo/VUi/VUNLUNH3.52.52.01.51.00.54.54.00.51.01.52.02.5 3.0 3.5UILUIHUOLUOLmaxUOHminUTUIH minUIL max图3.2.3 典型TTL正与非门的电压传输特性第3章 集 成 逻 辑 门 实际使用中，由于存在各种干扰电压， 因此将影响到输入低电平或高电平的数值，当输入端干扰电压超过一定限度时， 就可能会破坏与非门输出的逻辑状态。从电压传

11、输特性中可以看到，当输入低电平时，若干扰使实际输入的低电平值不超过UILmax，电路的关态不会受到破坏; 当输入高电平时，若干扰使实际输入的高电平不低于UIHmin，电路的开态也不会受到破坏。 为消除电压传输特性上BC段线性区，改进型的TTL与非门引入了有源泄放电路、抗饱和电路、 肖特基势垒二极管等，使得电压传输特性具有快速的、 理想化的跃变特性。 第3章 集 成 逻 辑 门 图3.2.4 输入端电阻R对门工作状态的影响 &R第3章 集 成 逻 辑 门 （2） 输入端负载特性：在实际应用中，与非门输入端有时要经过外接电阻R接地，如图3.2.4所示，此时有电流流过电阻R，必然在R上产生电

12、压降，这时，该输入端虽未直接接入输入电压，但其效果却与接输入电压相类似。当电阻R由0增至， 就相当于输入端由低电平转变为高电平时，由此可以推断， 电阻R在大于0的某个范围内相当于输入低电平，而在小于的某个范围内却相当于输入高电平。我们把相当于低电平输入的最大电阻称为关门电阻ROFF（约700 ），而把相当于高电平输入的最小电阻称为开门电阻RON（约2 k）。 第3章 集 成 逻 辑 门 若输入端电阻RROFF时，相当于该输入端为低电平，此时与非门处于关态;若输入端电阻RRON时，相当于该输入端为高电平。 上述结论对于各种TTL门电路都是适合的，因此，在TTL门电路中， 输入端悬空（R=）等效输

13、入高电平。 但在实际应用中，处理多余需接高电平的输入端时，往往不悬空，因为悬空可能引入干扰。 第3章 集 成 逻 辑 门 图3.2.5 TTL与非门输出端接负载 （3） 输出端负载特性：若在如图3.2.5所示的TTL与非门的输出端接上负载， 就要产生负载电流， 此电流会影响输出电压的大小。由输出电压与负载电流之间的关系，可得到输出端的负载特性曲线。 负 载IL&第3章 集 成 逻 辑 门 当TTL与非门输出高电平时，形成拉电流负载， 随着负载电流的增加，输出的高电平将逐渐下降， 以至无法保证正常的高电平输出，如图3.2.6（a）所示; 而当TTL与非门输出低电平时，形成灌电流负载，随着

14、负载电流的增加，输出的低电平却逐渐上升，也无法保证正常低电平的输出, 如图3.2.6（b）所示。 由此可见， 要保证输出正常的高、 低电平， TTL与非门所能提供的负载电流是有限的， 即TTL门电路带负载的能力是有限的， 如超出能力范围，将造成逻辑功能的混乱。 通常， 把一个门最多可以驱动几个同类门的数目称其为门电路的扇出系数NO，以此来衡量一个门的带负载能力。显然，NO越大，驱动同类门的数目就越多，所能提供的负载电流也就越大，则带负载能力就越强。 第3章 集 成 逻 辑 门 图3.2.6 TTL与非门的负载特性（a） 输出为高电平时; （b） 输出为低电平时 UOH/V4.03.02.01.

15、0010203040IL/mA(a)UOL/V1.00.5010204050IL/mA(b)1.530602.40.4第3章 集 成 逻 辑 门 (4) 传输时间：由于TTL门电路中各级三极管存在着一定的开关时间等原因，使得其输出不能立即响应输入信号的变化， 而有一定的延迟，如图3.2.7所示。通常把输出波形相对于输入波形滞后的时间，称为传输延迟时间（又称为传输时间）。 其中，tPHL表示输出高电平跳变为低电平的导通传输时间，tPLH表示输出低电平跳变为高电平的截止传输时间。手册上通常给出的是平均传输时间tpd，即 )(21PLHPHLpdttttpd的数值很难准确计算， 一般都是用实验方法测

16、定的。 第3章 集 成 逻 辑 门 TTL门电路的其他逻辑功能的门电路，如与门、或门、 非门、与非门、或非门、与或非门、异或门和同或门（异或非门）等， 除逻辑功能和与非门不同外，其输入端负载特性和输出端负载特性等方面均与与非门类似。 第3章 集 成 逻 辑 门 图3.2.7 TTL与非门的传输时间 1.5 VtPHLtPLH3 V1.5 V1.5 V1.5 V0 V0 V3 VUiUo第3章 集 成 逻 辑 门 4. 4. 主要参数主要参数 （1） 输出高电平UOH： UOH是指与非门有一个（或几个）输入端为低电平时的输出电平值， 典型值为3.6 V， 最小值为2.4 V。 （2） 输出低电平

17、UOL： UOL是指与非门输入全部为高电平时的输出低电平值，典型值为0.3 V，最大值为0.4 V。 （3） 输入短路电流IIL：IIL是指当有一输入端接地，其余输入端悬空时， 流出这个输入端的电流， 典型值为1.4 mA。 （4） 输入漏电流IIH：IIH是指当一个输入端接高电平，其余输入端接地时，流入这个输入端的电流，典型值为10 A 。 第3章 集 成 逻 辑 门 （5） 开门电平UIHmin：输出为标准低电平时，所允许的最小输入高电平值，一般记作UON，典型值为1.8 V。 （6） 关门电平UILmax：输出为标准高电平时，所允许的最大输入低电平值，一般记作UOFF， 典型值为0.8

18、V。 （7） 扇出系数NO：能够驱动同类型门的个数，典型值为8。 （8） 空载导通功耗PON：输出为低电平且不加负载时的功耗。 第3章 集 成 逻 辑 门 （9） 平均传输时间tpd：产品型号不同，tpd差异很大， 一般为几至几十纳秒数量级。 （10） 输入信号噪声容限UN：这是衡量门电路抗干扰能力的参数，分为输入低电平时的噪声容限（UNL）和输入高电平时的噪声容限（UNH）。 输入低电平时的噪声容限为UNLUOFFUIL; 输入高电平时的噪声容限为UNHUIHUON。 第3章 集 成 逻 辑 门 3.2.2 3.2.2 集电极开路门（集电极开路门（OCOC门）门）在实际应用中， 常希望把几个

19、逻辑门的输出端直接并联在一起， 完成“与”的逻辑功能，这种直接利用连线实现与逻辑功能的方法称作“线与”， 如图3.2.8所示。 图3.2.8 用门的输出并联实现线与 F1F2FnF第3章 集 成 逻 辑 门 但利用普通的TTL门电路是无法实现线与的， 因为其输出电路结构不允许这种连接。图3.2.9是两个普通TTL与非门输出端“线与”的情况，当上面的门为关态（输出高电平），下面的门为开态（输出低电平）时， 将有很大电流从关态门电路的三极管V4流出，灌入开态门电路的输出管V5，此大电流不仅会使V5管脱离饱和，造成并联输出既非“0”又非“1”的状态，破坏逻辑关系，而且还可能烧坏V5管。为了解决这个问

20、题， 引入了一种特殊结构的门电路集电极开路（Open Collector）门电路， 简称OC门。 OC门可以实现“线与”。 第3章 集 成 逻 辑 门 V3IUCCUCCV4V5V4V2V5图3.2.9 两个普通TTL门输出端不能直接并联第3章 集 成 逻 辑 门 1 1 电路结构电路结构集电极开路与非门的电路结构和逻辑符号见图3.2.10，其输出管V5的集电极是开路悬空状的，要使集电极开路门正常工作， 必须在输出端外接集电极负载电阻RL（又称上拉电阻）和正电源UCC，见图3.2.11（a）; 当几个集电极开路门线与输出时， 可以共用一个集电极负载电阻RL和电源UCC，见图3.2.11（b）。

21、 第3章 集 成 逻 辑 门 图3.2.10 集电极开路与非门（a） 电路; （b） 逻辑符号 FABV5UCC(a)UoUiABF(b)&第3章 集 成 逻 辑 门 从图3.2.10（a）和图3.2.11（a）可以看到，当输入端全部为高电平时，输出管V5饱和，输出低电平0.3 V;当有低电平输入时，输出管V5截止，由于此时流过RL的电流为零，因此，输出的高电平为UCC。显然，选择不同的外接电源电压UCC，将得到不同的高电平输出。因此，集电极开路门电路除了可以实现“线与”外，还可以实现电平移动。 第3章 集 成 逻 辑 门 图3.2.11 集电极开路门的正确使用（a） 一个OC门; （

22、b） OC门线与 (b)(a)AB UCCRLABCD UCCRLABF CDABF &第3章 集 成 逻 辑 门 2负载电阻负载电阻RL的选择的选择 当电源电压选定后，还需要确定外接电阻RL的大小。选择外接负载电阻RL的原则是：要保证OC门的输出高电平不低于UOHmin; 输出低电平不高于UOHmin，且门电路不被烧毁。 若有n个集电极开路与非门线与输出去驱动m个一般TTL与非门，则当n个OC门的输出为高电平时，线与结果为高电平，如图3.2.12（a）所示。可得 LIHOHCCOH)(RmInIUU式中，IOH为OC门输出管V5截止时的漏电流，IIH为被驱动门的输入漏电流，两参数均可

23、由手册查得。 第3章 集 成 逻 辑 门 为保证输出高电平不低于规定的UOHmin值，则要求RL取值不能太大，即 OHminIHOHCC)(URmInIUL则有RL的最大值RLmax为IHOHOHminCCmaxLmInIUUR当OC门线与输出为低电平时，从最不利的情况考虑，设只有一个OC门导通输出低电平，其他OC门都截止而输出高电平，如图3.2.12（b）所示。 可得 LILOLCCOL)(RmIIUU第3章 集 成 逻 辑 门 图3.2.12 OC门计算负载电阻RL的两种工作情况（a） OC门输出高电平时; （b） OC门之一输出为低电平时 UCCRLIRLIIHIOHIIHIOHUOHU

24、OHmn(a)UCCRLIRLIILIOLIILUOHUOLmn(b)&第3章 集 成 逻 辑 门 这时，RL值不能选得太小，应能保证在所有的负载电流全部灌入导通的OC门时，线与输出低电平仍能低于规定的UOLmax， 并避免导通的OC门被烧毁，即 OLmaxLILOLCC)(URmIIU若把IOLmax表示为OC门允许的最大负载电流。则RL的最小值RLmin为 ILOLmaxmaxOLCCLminmIIUUR 在实际运用中，外接电阻RL的值应取在RLmin和RLmax两者之间，即 RLminRLRLmax第3章 集 成 逻 辑 门 【例3.2.1】 图3.2.13为用74LS03(2输

25、入四正与非OC门)中的2输入集电极开路四与非门作“线与”连接，驱动74LS10中的3输入三与非门的电路。请选择合适的RL。 解解 由图可知：n=4，m=3。 从手册中可查得参数：74LS03的IOH=100 A，IOLmax=8 mA， 74LS10的IIH=20A，IIL=0.4 mA。并且，UOHmin=2.4 V，UOLmax=0.3 V，外接电源电压UCC=5 V。 6916.8mA.7V4mA4 . 03-8mAV3 . 0V5k6 . 50.46mAV6 . 2A203A1004V4 . 2V5ILOLmaxmaxOLCCLminIHOHminOHCCLmaxmIIUURmInIU

26、UR第3章 集 成 逻 辑 门 可取标称值RL=1 k。 对于其他类型的集电极开路TTL门电路，无论它实现的逻辑功能是什么，只要其输出级的三极管集电极是开路的，就都允许接成线与形式，并可按上述RLmax和RLmin的公式决定其外接集电极负载电阻RL的取值范围。 第3章 集 成 逻 辑 门 图3.2.13四OC门线与与驱动三门电路&UCC&RL第3章 集 成 逻 辑 门 3. OC3. OC门的应用门的应用1) 线与实现与或非逻辑将几个OC门线与，即把输出端直接并联在一起，然后通过一个公共上拉电阻RL接到电源UCC上，就可以实现与或非的逻辑功能。 【例3.2.2】 用OC与非门实

27、现逻辑函数F=AB+CD+EF, 试画出逻辑电路图。 解用OC与非门线与实现。 电路如图3.2.14所示。 EFCDABEFCDABF第3章 集 成 逻 辑 门 图3.2.14 OC门线与实现与或非逻辑 UCCRLABCD&EF&EFCDABEFCDABF 第3章 集 成 逻 辑 门 2） 实现电平转换一般的TTL电路空载输出的高电平为3.6 V，但在数字系统的接口（与外部设备相联系的电路）有时需要输出的逻辑高电平更高，则可以使用OC门电路进行电平转换。 在图3.2.15所示的电路中，当需要把输出高电平转换为10 V时，可将OC门外接的上拉电阻接到10 V电源上。这样OC门的输

28、入端电平与一般与非门一致， 而输出的高电平就可以变为10 V。 3) 用作驱动器可以用OC门来驱动指示灯、继电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻RL可由指示灯来代替，如电流过大， 可串入一个适当的限流电阻。 第3章 集 成 逻 辑 门 图3.2.15 OC门实现电平转换ABUCC10 VRL&F第3章 集 成 逻 辑 门 3.2.3 3.2.3 三态门（三态门（TSTS门）门） 一般的门电路的输出端只会出现高电平、低电平两种状态， 而三态门的输出还可以出现第三种状态高阻状态（或称禁止状态、开路状态）。 1. 1. 电路结构电路结构三态与非门的电路结构和逻辑符号如图3.2.1

29、6所示。 第3章 集 成 逻 辑 门 图3.2.16 三态输出与非门（a） 电路结构; （b）、（c）逻辑符号 F(a)AV1 UCCEN1PV6V3V2V4&EN(b)&EN(c)BV5第3章 集 成 逻 辑 门 图3.2.16（a）所示电路实际上是由一个普通与非门加上一个二极管V6和一个非门所构成的。 当控制端EN为低电平时， 经非门反相，使P点为高电平，此时，二极管V6截止，电路相当于普通TTL与非门。因此，实现的逻辑功能是F=B。而当EN为高电平时，通过非门反相后的P点变为低电平，它一方面作用于多发射极管V1，使三极管V2、V5截止，另一方面，通过二极管V6的导通，迫使

30、三极管V3的基极电位箝位在1 V左右，从而使二极管V4截止，由于此时该门电路的V4和V5同时截止，从输出端F看，对地和对电源均相当于开路，故输出端呈现高阻状态。EN所对应的输入端是控制端，或称使能输入端。EN处的小圆圈表示此端接低电平（EN=0）时为工作状态，即实现门电路F=AB的逻辑功能；而EN接高电平时，电路处于高阻（或禁止状态。图3.2.16（b）所示的就是这种控制端低电平有效的三态输出与非门的逻辑符号。 第3章 集 成 逻 辑 门 2. 2. 三态门的应用三态门的应用1) 总线传输三态门最重要的一个用途是可以实现用同一根导线轮流传送几组不同的数据，如图 3.2.17 所示。通常把接收三

31、个或三个以上门的输出信号的线叫做总线。总线是具有控制功能的传送数据的公共通路。 多个三态门的输出端可以直接相连，但与OC门线与不同的是，在任何时候至多只能有一个三态门处于工作状态， 不允许两个或两个以上三态门同时工作。 因此， 连在一起的三态门是分时工作的。这就需要对各个三态门的使能端EN进行适当控制。当两个三态门同时改变工作状态时，就应该保证从工作状态转为高阻状态的速度要比从高阻状态转为工作状态的速度来得快，否则就可能出现两个三态门同时工作的状态，从而使输送的状态不正常。 第3章 集 成 逻 辑 门 在图3.2.17所示的总线连接中，若令C1、C2、Cn轮流地接高电平控制信号，那么由多个三态

32、门输出的多组数据， 就会一个一个轮流地送到总线上，这样，就实现了一线多用。 这种利用总线传送数据的方法，使三态门在计算机总线结构中有着极为广泛的应用。 第3章 集 成 逻 辑 门 图3.2.17 三态门用于总线传输 &ENA1B1C1&EN&ENMNA2B2C2AnBnCn总线第3章 集 成 逻 辑 门 2) 双向传输利用三态门实现数据的双向传输，如图3.2.18所示。 当C=0时，门电路1（G1）工作，门电路2（G2）为高阻状态， 数据由M传向N; 当C=1时， G1为高阻状态，G2工作，数据由N传向M。通过控制端C的控制实现M、N的双向传输。 第3章 集 成 逻 辑

33、 门 图3.2.18 三态门用于双向传输 CMNG2G11EN1EN第3章 集 成 逻 辑 门 3.2.4 TTL3.2.4 TTL集成电路系列简介集成电路系列简介在各类数字集成电路中，TTL集成电路是我国和世界上生产历史最悠久、生产数量最多、性能价格比较高、 使用最为广泛的一种集成电路。 随着各种类型的数字集成电路的不断涌现，TTL集成电路自身也经历着结构改进及性能提高的过程。 就工作范围而言，TTL电路可分为54（军用）和74（商用）两大系列，如表3.2.3所示。 54系列与74系列有相同的子系列，功能、编号相同的54系列芯片与74系列芯片的逻辑功能完全相同。 第3章 集 成 逻 辑 门

34、表表3.2.3 54系列与系列与74系列比较系列比较第3章 集 成 逻 辑 门 自1963年， 美国德克萨斯仪器公司将TTL5474标准系列（相当于国产T1000系列）投入市场以后，又相继开发了若干子系列， 有为了提高工作速度的5474H（高速）系列（相当于国产T2000系列），5474S（肖特基）系列（相当于国产T3000系列），5474AS（先进肖特基）系列; 及为了降低功耗，而先后开发的5474L（低功耗）系列，5474LS（低功耗肖特基）系列（相当于国产T4000系列）和5474ALS（先进低功耗肖特基）系列。以上各系列的主要差别在于平均传输时间和平均功耗两个参数， 其他参数和外引线排

35、列基本上彼此兼容。 表3.2.4为几种常用TTL集成电路系列的主要参数表。 第3章 集 成 逻 辑 门 表表3.2.4 几种几种TTL电路系列的主要参数比较电路系列的主要参数比较 第3章 集 成 逻 辑 门 3.2.5 TTL3.2.5 TTL集成电路使用中应注意的问题集成电路使用中应注意的问题TTL集成电路的使用比较简单、方便，但应注意以下几点： (1) TTL集成电路对电源电压要求比较严格，在配备电源电压时，一定要精确一点，选用50.25 V。尤其是不能超过5.25 V，以防损坏集成电路。严禁颠倒电源极性。 (2) TTL逻辑门由于功耗比较大一些，在需要扇出系数较大的情况下，一定要考虑它的

36、负载能力和总的功耗，以防驱动能力下降。 (3) TTL逻辑门在使用时如果有多余的输入端不用，应妥善解决，以防影响其逻辑功能的实现。 第3章 集 成 逻 辑 门 与门和与非门的多余输入端的处理方法如下： 悬空, 相当于逻辑高电平， 但通常情况下不这样处理， 以防止干扰的窜入; 通过一个上拉电阻接至电源正端; 接标准高电平; 与其他信号输入端并接使用。 或门和或非门的多余输入端的处理方法如下： 接地; 与其他信号输入端并接使用。 与或非门中的多余与门不用时， 其输入端应接地或接低电平。 第3章 集 成 逻 辑 门 3.3 CMOS 门门 电电 路路 3.3.1 CMOS3.3.1 CMOS门电路举

37、例门电路举例1 1 CMOSCMOS反相器反相器CMOS反相器即CMOS非门，其电路原理如图2.6.4所示。图3.3.1为简化画法电路图。其工作原理在2.6.3节中已做了介绍。 图中，在正逻辑约定下的输入A和输出F的电平以及VN、VP管的工作状态分析如表3.3.1所示。 第3章 集 成 逻 辑 门 图3.3.1 COMS反相器简化画法电路图 uiUDDVPVNuo第3章 集 成 逻 辑 门 表表3.3.1 工作状态分析表工作状态分析表 第3章 集 成 逻 辑 门 因此，CMOS反相器处于稳态时，不论是输出高电平，还是输出低电平，其VN、VP两管中必有一管导通而另一管截止， 这种电路结构称作互补

38、型电路。 互补型电路的特点是静态电流近似为零（仅有纳安数量级的漏电流）。其他逻辑功能的CMOS电路也具有这样的特点，所以CMOS电路的静态功耗非常小， 可以低到微瓦以下，这是CMOS电路的一个最显著的优点。 另外，CMOS电路还具有电源电压的工作范围比较宽，抗干扰能力较强等特点。 第3章 集 成 逻 辑 门 2. CMOS2. CMOS与非门与非门2输入CMOS与非门电路原理如图3.3.2所示。当输入A、B中只要有一个为低电平，就会使与之相连的NMOS管截止、 PMOS管导通，输出F即为高电平。只有当A、B全为高电平时， 电路中的NMOS管（VN1、VN2）都导通，PMOS管（VP1、VP2）

39、都截止，输出F为低电平。输入A、B和输出F的电平以及各管工作状态如表3.3.2所示。电路的逻辑函数表达式为F=AB。 第3章 集 成 逻 辑 门 图3.3.2 2输入 CMOS与非门 VN1VN2VP2VP1BAUDDF第3章 集 成 逻 辑 门 表表3.3.2 工作状态分析表工作状态分析表 第3章 集 成 逻 辑 门 3. CMOS3. CMOS或非门或非门2输入CMOS或非门电路原理如图3.3.3所示。当输入A、B中只要有一个为高电平，就会使与之相连的NMOS管导通、PMOS管截止，输出F即为低电平。只有当A、B全为低电平时，电路中的NMOS管（VN1、VN2）都截止，PMOS管（VP1、

40、VP2）都导通， 输出F为高电平。输入A、B和输出F的电平以及各管工作状态如表3.3.3所示。电路的逻辑函数表达式为F=A+B。 第3章 集 成 逻 辑 门 图3.3.3 2输入 CMOS或非门 VN2VP2VP1BA UDDFVN1第3章 集 成 逻 辑 门 表表3.3.3 工作状态分析表工作状态分析表 第3章 集 成 逻 辑 门 4. CMOS4. CMOS传输门传输门CMOS传输门是CMOS逻辑电路的一种基本单元电路，在很多电路中都用到，有必要单独予以介绍。 CMOS传输门是一种传输信号的可控开关电路。图3.3.4所示为其电路及逻辑符号。它将NMOS管V和PMOS管V2的源极和漏极分别连

41、在一起，作为传输门的输入端和输出端。在两管的栅极上，加上互补的控制信号C和C，C的高电平UCHUDD、低电平UCL0 V。NMOS管和PMOS管的开启电压绝对值小于UDD/2。 第3章 集 成 逻 辑 门 图3.3.4 CMOS传输门（a） 电路; （b） 逻辑符号 V2CTGCuiuoC UDDuoCV1ui(a)(b)D第3章 集 成 逻 辑 门 当C=1（C=0）时，若输入信号ui接近于UCH，则UGSN0 V、 UGSP-UCH，故V2导通，V1截止; 如果ui接近于0 V，则V1导通， V2截止; 如果ui接近于UCH/2， 则V1 、V2同时导通。 所以， 这时总有管子处于导通状态

42、， 导通电阻约几百欧姆， 就相当于一个开关接通一样。 反之，当C=0（C=1）时，只要ui在0UDD之间，则V1、V2都截止， 这时截止电阻很高，可大于109欧姆，仅有皮安数量级的漏电流通过，相当于开关断开一样。由于MOS管的结构是对称的，即源极和漏极可互换使用， 因此传输门的输入端和输出端也可以互换。故CMOS传输门具有双向性， 也称双向传输开关。 第3章 集 成 逻 辑 门 图3.3.5 CMOS双向模拟开关 TGCui1Cuo第3章 集 成 逻 辑 门 利用CMOS传输门和非门可构成双向模拟开关，如图3.3.5所示。当C=1时，模拟开关导通; 当C=0时，模拟开关截止， 输出和输入之间断

43、开。另外，传输门和逻辑门组合在一起， 还可以构成各种其他CMOS电路，例如触发器、计数器、移位寄存器、微处理器及存储器等。图3.3.6为由CMOS反相器和传输门构成的CMOS三态门。 第3章 集 成 逻 辑 门 图3.3.6 CMOS三态门（a） 电路; (b) 逻辑符号 TGUDDAF1VPVN(a)1ENAENF(b)EN第3章 集 成 逻 辑 门 3.3.2 CMOS3.3.2 CMOS集成电路系列简介集成电路系列简介1968年，美国RCA公司率先将CMOS电路商品化，推出4000系列。 该系列电路主要优点是微功耗和高抗干扰性，但在工作速度方面与TTL相比还存在一定的差距。4000系列C

44、MOS门电路的工作范围一般也有两种，主要区别于逻辑电路的外封装工艺。 CD4000A系列的工作范围如表 3.3.4 所示。 表表3.3.4 CD4000A系列工作范围比较系列工作范围比较 第3章 集 成 逻 辑 门 19811982年世界各主要集成电路公司相继开发了5474HC（高速）系列，其工作速度达到了TTL的水平（工作频率达50 MHz），而静态功耗仍保持4000系列微功耗的特点。高速CMOS包括三个子系列5474HC、5474HCT和5474HCU， 其逻辑功能、引出端排列与相同代号的TTL电路一致。HC系列和HCT系列的输出有缓冲级， 且具有对称的特性。HC系列为CMOS工作电平，

45、而HCT系列的T表示与TTL兼容，其工作电源电压为4.55.5 V， HCU系列的U表示非缓冲， 该系列实际上只有一个产品54HCU0474HCU04。 第3章 集 成 逻 辑 门 3.3.3 CMOS3.3.3 CMOS逻辑电路的保护措施及多余输入端的处理逻辑电路的保护措施及多余输入端的处理CMOS电路的输入端是绝缘栅极，具有很高的输入阻抗，很容易因静电感应而被击穿。虽然在器件的输入端上设计了保护网络， 但是由于常用的塑料、普通的织物、不接地的人体表面等都会产生和储存静电荷，因此在使用CMOS电路时难免会产生较强的静电感应。为此，应遵守下列保护措施： （1） 组装调测时， 所用仪器仪表、 电

46、路箱/板等都必须可靠接地; 第3章 集 成 逻 辑 门 （2） 焊接时，采用内热式电烙铁，功率不宜过大，烙铁必须要有外接地线，以屏蔽交流电场，最好是断电后再焊接; （3） CMOS电路应在防静电材料中储存或运输; （4） 虽然CMOS电路对电源电压的要求范围比较宽，但也不能超出电源电压的极限，更不能将极性接反，以免烧坏器件; (5) CMOS电路不用的多余输入端都不能悬空，应以不影响逻辑功能为原则分别接电源、地或与其他使用的输入端并联（可参考TTL多余输入端的处理）。 接电阻的输入端为低电平。 第3章 集 成 逻 辑 门 3.4 TTL与与CMOS电路接口电路接口 1. TTL1. TTL输出

47、驱动高速输出驱动高速CMOSCMOS输入输入工作在同一个+5 V电源下，TTL的输出高、低电平和高速CMOS的输入高、低电平如表3.4.1所示。 由表可见，两者的低电平是兼容的，而HC系列的高电平是不兼容的，即TTL的输出高电平达不到高速CMOS中HC系列的输入高电平的要求。 第3章 集 成 逻 辑 门 表3.4.1 TTL和高速CMOS输入、输出高电平和低电平 第3章 集 成 逻 辑 门 解决的方法有两种。一种方法是在TTL输出端至UCC之间接一个上拉电阻R（214 k），如图 3.4.1（a）所示，以提高 TTL的输出高电平;若CMOS的电源电压较高，则TTL电路需采用OC门， 在其输出端

48、接一上拉电阻，如图3.4.1（b）所示， 上拉电阻的大小将影响其工作速度。另一种方法是采用专用的接口电路，例如在TTL输出端和5474HC 输入端之间接一个5474HCT电平转换器，如图3.4.1（c）所示， 5474HCT的输入、 输出电平见表3.4.1和表3.4.2， 它与TTL及5474HC均兼容。 第3章 集 成 逻 辑 门 图3.4.1 TTL驱动CMOS接口电路（a） 接上拉电阻; （b） 采用OC门; （c） 接电平转换器 54/74LS输出54/74HC输入UCC(5 V)&1AB UCC(5 V)R1UDD(318 V)F(a)(b)R第3章 集 成 逻 辑 门 图3

49、.4.1 TTL驱动CMOS接口电路（a） 接上拉电阻; （b） 采用OC门; （c） 接电平转换器 54/74LS输出54/74HC输入54/74HCT 输入 输出(c)UCC(5 V)第3章 集 成 逻 辑 门 表表3.4.2 高速高速CMOS和和TTL输入、输出高电平和低电平输入、输出高电平和低电平 第3章 集 成 逻 辑 门 2. 2. 高速高速CMOSCMOS输出驱动输出驱动TTLTTL输入输入高速CMOS的输出高、低电平和TTL的输入高、 低电平如表3.4.2所示。由表可知，高速CMOS的输出电平同TTL的输入电平兼容。若CMOS电路的电源电压为5 V时，则两者可直接相连， 如图3.4.2（a）所示;当CMOS