第二章 8086CPU课件

1、第第2章章 8086微处理器微处理器2.1 8086微处理器概述2.2 8086微处理器引脚功能2.3 8086总线操作和时序 微处理器微处理器( (CPUCPU) )是采用大规模或超大规模集成电路技术做是采用大规模或超大规模集成电路技术做成的半导体芯片。成的半导体芯片。 微处理器是微型计算机的运算及控制的微处理器是微型计算机的运算及控制的核心核心部件，上面集部件，上面集成了控制器、运算器和寄存器组。成了控制器、运算器和寄存器组。 字长为字长为1616位位的的CPUCPU，即一次能处理，即一次能处理1616位数据，称为位数据，称为1616位位CPUCPU，如如8086/80888086/808

2、8等等表表2-2 2-2 流行的微处理器的基本参数流行的微处理器的基本参数型号型号发布发布年份年份字长字长位位晶体管晶体管( (万个万个) )主频主频MHZMHZ数据总数据总线线( (位位) )外部总外部总线线( (位位) )地址总地址总线线( (位位) )寻址空间寻址空间(B)(B) 高速高速 缓冲缓冲80868086197819781674.771616161620201M1M无无80888088197919791674.7716168 820201M1M无无802868028619821982161613.413.462062016161616

3、242416M16M无无803868038619861986323227.527.512.512.533333232323232324G4G有有804868048619891989323212016012016025100251003232323232324G4G8KB8KBPentiumPentium(586)(586)19931993323231031033033060166601666464646432324G4G8KB8KB数据数据8KB8KB指令指令PentiumPentiumPro(P6)Pro(P6)1995199532325505501550155015015020020064

4、646464363664G64G8KB8KB数据、数据、8KB8KB指令指令256KB256KB二级缓冲二级缓冲Pentium Pentium IIII19971997323295095023323333333364646464363664G64G32KB32KB、512KB512KB二级缓冲二级缓冲独立封装、独立总线独立封装、独立总线2.1 80862.1 8086微处理器概述微处理器概述简介：简介：8086 CPU8086 CPU是是IntelIntel公司公司19871987年推出的一种高性能的年推出的一种高性能的1616位微处理器，是位微处理器，是第三代微处理器的代表。第三代微处理器的

5、代表。芯片上集成了芯片上集成了2.92.9万万只晶体管，使用单一的只晶体管，使用单一的+5V+5V电源，电源，4040条引脚双列直条引脚双列直插式封装，有插式封装，有1616根数据线根数据线和和2020根地址线根地址线，可寻址的地址空间为，可寻址的地址空间为1MB1MB（220B220B），时钟频率为），时钟频率为5MHz10MHz5MHz10MHz，基本指令的执行时间为，基本指令的执行时间为0.3ms0.6ms0.3ms0.6ms。 一一. 8086 CPU. 8086 CPU的内部结构的内部结构从功能上来看，从功能上来看，8086CPU8086CPU可分为两部分，即可分为两部分，即 执行部

6、件执行部件EUEU（Execution UnitExecution Unit） 总线接口部件总线接口部件BIUBIU（Bus Interface UnitBus Interface Unit）。）。执行部件执行部件 （EU)执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器16位位1 2 3 4 内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线地址地址加法加法器器指令队列指令队列总线接口部件总线接口部件 （BIU)20位位8位位8位位总线接口部件

7、总线接口部件 （BIU)8088的指令执行过程的指令执行过程存储器存储器(1) 总线接口部件（总线接口部件（BIU）功能：功能：负责完成取指令送指令队列，配合执行部件的动作，从内存单元或负责完成取指令送指令队列，配合执行部件的动作，从内存单元或I/O端口取操作数，或者将操作结果送内存单元或者端口取操作数，或者将操作结果送内存单元或者I/O端口。端口。总结为：总结为：取指令或者取数、送结果取指令或者取数、送结果组成：组成：它由它由16位段寄存器（位段寄存器（DS、CS、ES、SS） 16位指令指针寄存器位指令指针寄存器IP（指向下一条要取出的指令代码）（指向下一条要取出的指令代码） 20位地址加

8、法器（用来产生位地址加法器（用来产生20位地址）位地址） 6字节（字节（8088为为4字节）指令队列缓冲器组成。字节）指令队列缓冲器组成。(2) 执行部件（执行部件（EU）功能：功能：负责进行所有指令的解释和执行，同时管理下述有关的寄存器。负责进行所有指令的解释和执行，同时管理下述有关的寄存器。总结为总结为：执行指令：执行指令组成组成：4个通用寄存器个通用寄存器 4个专用寄存器个专用寄存器 1个个16位的算术逻辑单元（位的算术逻辑单元（ALU） 1个个16位的标志寄存器位的标志寄存器PSW 1个数据暂存寄存器个数据暂存寄存器 EU控制电路控制电路说明：说明： EUEU和和BIUBIU并行操作，

9、两个部件形并行操作，两个部件形成了两级流水线，同时完成取指成了两级流水线，同时完成取指/ /操作数操作数和执行指令操作。执行部件执行指令的和执行指令操作。执行部件执行指令的同时，总线接口部件完成从主存中预取同时，总线接口部件完成从主存中预取后继续指令的工作，从而提高了总线的后继续指令的工作，从而提高了总线的利用率。利用率。二二. 8086. 8086的寄存器的寄存器 8086CPU中可供编程使用的有中可供编程使用的有14个个16位位寄存器，按其用途可分为寄存器，按其用途可分为8个通用寄存器、个通用寄存器、2个控制寄存器和个控制寄存器和4个段寄存器，如图个段寄存器，如图2-2所示。所示。累加器累

10、加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器堆栈指针寄存器堆栈指针寄存器基址指针寄存器基址指针寄存器源变址寄存器源变址寄存器目的变址寄存器目的变址寄存器指令指针寄存器指令指针寄存器标志寄存器标志寄存器代码段寄存器代码段寄存器段寄存器段寄存器附加段寄存器附加段寄存器堆栈段寄存器堆栈段寄存器数据寄存器数据寄存器地址指针和地址指针和变址寄存器变址寄存器控制寄存器控制寄存器通用寄存器通用寄存器数据段寄存器数据段寄存器1.41.4个通用寄存器个通用寄存器8086 8086 有有4 4个个1616位的通用寄存

11、器（位的通用寄存器（AXAX、BXBX、CXCX、DXDX），可以存放），可以存放1616位的位的操作数。其典型功能归纳如下：操作数。其典型功能归纳如下：AXAX：累加器：累加器，用于完成各类运算和传送、移位等操作；，用于完成各类运算和传送、移位等操作；BXBX：基址寄存器：基址寄存器，在间接寻址中用于存放基地址；，在间接寻址中用于存放基地址；CXCX：计数寄存器：计数寄存器，用于在循环或串操作指令中存放计数值；，用于在循环或串操作指令中存放计数值；DXDX：数据寄存器：数据寄存器，在间接寻址的，在间接寻址的I/OI/O指令中存放。指令中存放。4 4个通用寄存器也可分为个通用寄存器也可分为8

12、8个个8 8位的寄存器（位的寄存器（ALAL、AHAH；BLBL、BHBH；CLCL、CHCH；DLDL、DHDH）来使用。）来使用。1616位数据寄存器主要用于位数据寄存器主要用于存放常用数据存放常用数据，也可存放地址也可存放地址，而，而8 8位寄存位寄存器器只能用于存放数据只能用于存放数据。 2. 4 4个专用寄存器个专用寄存器1616位的专用寄存器有位的专用寄存器有4 4个，一般用来存放偏移地址。它们分别是：个，一般用来存放偏移地址。它们分别是：（1 1）两个）两个1616位的指针寄存器位的指针寄存器SPSP和和BPBP，其中其中SPSP是堆栈指针寄存器是堆栈指针寄存器，由它和堆栈段寄存

13、器，由它和堆栈段寄存器SSSS一起来确定堆栈在一起来确定堆栈在内存中的位置；内存中的位置；BPBP是基数指针寄存器是基数指针寄存器，通常用于存放基地址。，通常用于存放基地址。（2)2)两个两个1616位的变址寄存器位的变址寄存器SISI和和DIDI，其中其中SISI是源变址寄存器是源变址寄存器，用来存放源操作数的偏移地址；，用来存放源操作数的偏移地址； DIDI是目的变址寄存器是目的变址寄存器，用来存放目的操作数的偏移地址。，用来存放目的操作数的偏移地址。 (3)(3)指令指针寄存器指令指针寄存器IPIPIPIP是是1616位的指令指针寄存器位的指令指针寄存器，由于指令代码是存放在存储器的代码

14、段，由于指令代码是存放在存储器的代码段中，中，IPIP用来指出当前指令在代码段的偏移位置，。用来指出当前指令在代码段的偏移位置，。顺序执行程序时，顺序执行程序时，CPUCPU每取一个指令字节，每取一个指令字节，IPIP自动加自动加1 1，指向下一个要，指向下一个要读取的字节；当读取的字节；当IPIP单独改变时，会发生段内的程序转移；当单独改变时，会发生段内的程序转移；当CSCS和和IPIP同同时改变时，会产生段间的程序转移。时改变时，会产生段间的程序转移。3.3.段寄存器段寄存器共有共有4 4个个1616位段寄存器，即代码段寄存器位段寄存器，即代码段寄存器CSCS、数据段寄存器、数据段寄存器D

15、SDS、堆栈、堆栈段寄存器段寄存器SSSS和附加段寄存器和附加段寄存器ESES。1M1M字节的存储空间可分成若干个逻辑段，字节的存储空间可分成若干个逻辑段，（1 1）代码段（）代码段（Code SegmentCode Segment）：用来存放程序和常数。）：用来存放程序和常数。代码段寄存代码段寄存器器CSCS，存储，存储代码段首地址的高代码段首地址的高1616位位，其偏移地址由指令指针其偏移地址由指令指针IPIP给出。给出。（2 2） 数据段（数据段（Data SegmentData Segment）：用于数据的保存。）：用于数据的保存。数据段寄存器数据段寄存器DSDS，存储存储数据段首地址

16、的高数据段首地址的高1616位位，其偏移地址可通过多种寻址方式形成。其偏移地址可通过多种寻址方式形成。（3 3）堆栈段（）堆栈段（Stack SegmentStack Segment）：）：“堆栈堆栈”是数据按照是数据按照“先进后出先进后出”的方式操作。的方式操作。堆栈段寄存器堆栈段寄存器SSSS，存储，存储堆栈段首地址的高堆栈段首地址的高1616位位，其，其偏移偏移地址由堆栈指针地址由堆栈指针SPSP提供，提供，SPSP用来指示栈顶。用来指示栈顶。（4 4）附加数据段（）附加数据段（Extra SegmentExtra Segment）：该段用于数的保存。）：该段用于数的保存。附加段寄附加段

17、寄存器存器ESES，存储，存储附加段首地址的高附加段首地址的高1616位位，其偏移地址同样可以通过多种其偏移地址同样可以通过多种寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀ESES） 4.标志寄存器标志寄存器标志寄存器标志寄存器PSWPSW：用于反映指令执行结果或控制指令执行的形式。它：用于反映指令执行结果或控制指令执行的形式。它是一个是一个1616位的寄存器，共有位的寄存器，共有9 9个可用的标志位，其余个可用的标志位，其余7 7个位空闲不用。个位空闲不用。各种标志按作用可分为两类：状态标志各种标志按作用可分为两类：状态

18、标志6 6个、控制标志个、控制标志3 3个个D15D0 OF DF IF TF SF ZF AF PF CF符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志进进借借位位标标志志1-有进、借位有进、借位0-无进、借位无进、借位半半进进借借位位标标志志1-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位奇奇偶偶标标志志1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-结果为结果为00-结果不为结果不为0零零标标志志举例说明举例说明寄存器总结寄存器总结存放数据：存放数据： 1616位位 AX,BX,CX,D

19、XAX,BX,CX,DX 8 8位位 ALAL、AHAH；BLBL、BHBH；CLCL、CHCH；DLDL、DHDH存放地址：存放地址： 偏移地址偏移地址 BX,BP,SI,DI,SP,IPBX,BP,SI,DI,SP,IP 段地址段地址 DS,CS,SS,ESDS,CS,SS,ES三、三、8086存储器的管理存储器的管理1 1、可寻址的地址空间、可寻址的地址空间AB=20AB=20条，空间为：条，空间为：2 22020=1MB=1MB。范围：。范围：00000H00000HFFFFFHFFFFFH2 2、数据存储格式、数据存储格式 字节：每个存储单元存储一个字节的数据，存取字节：每个存储单元

20、存储一个字节的数据，存取一个字节的数据需一个总线周期。一个字节的数据需一个总线周期。 （21100H)=56H21100H)=56H 字：两个相邻的字节定义为一个字。每一个字的字：两个相邻的字节定义为一个字。每一个字的低字节存放在低地址中，高字节存放在高地址中，并低字节存放在低地址中，高字节存放在高地址中，并以以低字节的地址作为字地址低字节的地址作为字地址。 （21100H)=5678H 若字地址为若字地址为偶地址偶地址，则称为对准字存放，存取一个，则称为对准字存放，存取一个字也只需要字也只需要一个总线周期一个总线周期；若字地址为若字地址为奇地址奇地址，则称为非对准字存放，存取一个，则称为非对

21、准字存放，存取一个非对准字需要非对准字需要两个总线周期两个总线周期 00000H00001H0000FHFFFFFH四、四、8086存储器的分体结构（选学）存储器的分体结构（选学） 8086系统中，存储器是分体结构，系统中，存储器是分体结构，1M字节字节的存储空间分成两的存储空间分成两个个512K字节字节的存储体。的存储体。 一个是偶数地址存储体，一个是奇数地址存储体，两个存储体一个是偶数地址存储体，一个是奇数地址存储体，两个存储体采用字节交叉编址方式采用字节交叉编址方式 D0D7D8D1500000H00002H00004HFFFFEH00001H00003H00004HFFFFFH偶地址体

22、偶地址体奇地址体奇地址体存储体是以字节为单位，所以对存储体访问时是以字节为单位进行访存储体是以字节为单位，所以对存储体访问时是以字节为单位进行访问，即只需问，即只需8根数据线即可。根数据线即可。把把D15D0拆分如下：拆分如下：偶地址存储器：其数据线与偶地址存储器：其数据线与8086CPU系统的系统的D7D0相连，相连，A0=0用于用于片选；片选； 奇地址存储器：其数据线与奇地址存储器：其数据线与8086CPU系统的系统的D15D8相连，相连，BHE =0用于片选；用于片选；D0D7D8D1500000H00002H00004HFFFFEH00001H00003H00004HFFFFFHD15

23、D8D7D0片选 A19A1奇存储体奇存储体A19A1BHEA0片选 A19A1偶存储体偶存储体图图2-8 80862-8 8086的存储器组织的存储器组织D7D0D7D0假设对地址为假设对地址为00012H字节单元访问，则要选择偶地址体，即字节单元访问，则要选择偶地址体，即A0=0,数据线数据线D0-7被选中，被选中，1个总线周期个总线周期假设对地址为假设对地址为00013H字节单元访问，则要选择奇地址体，即字节单元访问，则要选择奇地址体，即BHE=0,数据线数据线D8-15被选中，被选中， 1个总线周期个总线周期假设对地址为假设对地址为00012H字单元访问，则要同时选择奇偶地址体，即字单

24、元访问，则要同时选择奇偶地址体，即A0=0, BHE=0，数据线数据线D0-7、 D8-15同时被选中，同时被选中， 1个总线周期个总线周期假设对地址为假设对地址为00013H字单元访问，则要两次选择连续的偶地址体，即，两次访字单元访问，则要两次选择连续的偶地址体，即，两次访问字单元，忽略不需要的字节，问字单元，忽略不需要的字节， 2个总线周期个总线周期BHE操作操作有效数据有效数据A0从偶地址读从偶地址读/写写个字节个字节AD7AD010从奇地址读从奇地址读/写写个字节个字节ADl5AD801从偶地址读从偶地址读/写一个字写一个字ADl5AD000从奇地址读从奇地址读/写一个字写一个字第第次

25、读次读/写低写低8位（于奇地位（于奇地址）址）AD15AD801第二次读第二次读/写高写高8位（于偶地位（于偶地址）址）AD7AD010表2-6 8086的字节访问与字访问五、存储器的分段五、存储器的分段1.1.为什么分段为什么分段 8086 CPU8086 CPU有有2020位地址总线，可寻址的最大内存空间达位地址总线，可寻址的最大内存空间达2202201MB1MB，地址范围为，地址范围为00000H-0FFFFFH00000H-0FFFFFH。 内存中每个字节单元有唯一的内存中每个字节单元有唯一的2020位物理地址，位物理地址，CPUCPU存取内存中的程序和数据必须存取内存中的程序和数据必

26、须使用使用2020位物理地址。位物理地址。 而而8086 CPU8086 CPU寄存器的位数是寄存器的位数是1616位的，如何用位的，如何用1616位的寄存器指向位的寄存器指向2020位的存储单元位的存储单元呢？呢？存储器的分段存储器的分段2.80862.8086存储器分存储器分4 4个段个段 代码段、数据段、附加段和堆栈段代码段、数据段、附加段和堆栈段逻辑段彼此独立，但可重叠，在逻辑段彼此独立，但可重叠，在1MB1MB存储空间浮动，仅需改变段寄存器内容。存储空间浮动，仅需改变段寄存器内容。每个段存放不同性质的数据，进行不同的操作。每个段存放不同性质的数据，进行不同的操作。代码段：存放指令。代

27、码段：存放指令。堆栈段：程序的堆栈区（子程序调用、系统功能调用、中断处理等操堆栈段：程序的堆栈区（子程序调用、系统功能调用、中断处理等操 作使用）作使用）或作为临时数据存储区。或作为临时数据存储区。数据段：存放程序所使用的数据。数据段：存放程序所使用的数据。附加数据段：辅助的数据区（串操作指令使用）。附加数据段：辅助的数据区（串操作指令使用）。4个段寄存器个段寄存器CS,DS,SS,ES存放段起始地址的高存放段起始地址的高16位值位值3.几个地址几个地址 物理地址物理地址：在：在1M字节的存储器里，每一个存储单元都有一个唯一的字节的存储器里，每一个存储单元都有一个唯一的20位地址位地址，称为该

28、存储单元的物理地址。，称为该存储单元的物理地址。 段首地址段首地址是指每一段的起始地址，其低是指每一段的起始地址，其低4位一定是位一定是0。 段地址段地址：段首地址的高段首地址的高16位值。位值。偏移地址偏移地址则是指在段内相对于段首地址的偏移值。则是指在段内相对于段首地址的偏移值。物理地址的计算方法物理地址的计算方法为：为： 20位物理地址位物理地址=16位段地址位段地址1616位偏移地址位偏移地址 . 逻辑地址由逻辑地址由段地址和偏移地址组成段地址和偏移地址组成 格式为：格式为： 段地址段地址:偏移地址偏移地址 0 0 0 0段地址（段地址（16位）位）段首地址段首地址 015段内偏移地址

29、段内偏移地址段寄存器段寄存器19400000段地址左移段地址左移4位位20位物理地址位物理地址1905 段寄存器使用约定 CS IP DS BX,SI SS SP,BP ES DI 五、五、I/O接口接口CPU除了可以和存储器之间读写数据，也可以和除了可以和存储器之间读写数据，也可以和I/O接口之间读写数据。接口之间读写数据。靠靠M/IO区分。区分。I/O接口是接口是CPU和外设之间的媒介电路，起到桥梁、中间人、传递信息的和外设之间的媒介电路，起到桥梁、中间人、传递信息的作用。作用。CPU能够访问的能够访问的I/O空间最大空间最大64KB，为了便于访问，把，为了便于访问，把I/O划分为若干个划

30、分为若干个B,1个个B单元成为单元成为1个端口。个端口。同理，对端口编号，独立编号（只用同理，对端口编号，独立编号（只用16根地址线），得到端口号根地址线），得到端口号（0000HFFFFH)，对端口做读写操作是靠专门的指令来完成对端口做读写操作是靠专门的指令来完成 读：读：IN AL,23H 写：写：OUT 56H,AL 一、相关概念一、相关概念1.工作模式工作模式 IntelIntel公司在设计公司在设计8086CPU8086CPU芯片时，为了适应各种应用场合，构成不芯片时，为了适应各种应用场合，构成不同规模的微型计算机系统，规定了两种工作模式，即同规模的微型计算机系统，规定了两种工作模式

31、，即最小工作模式和最小工作模式和最大工作模式。最大工作模式。最小模式最小模式，就是系统中只有，就是系统中只有80868086一个微处理器。在这种系统中，所有的一个微处理器。在这种系统中，所有的总线控制信号都直接由总线控制信号都直接由80868086产生，因此，系统中的总线控制逻辑电路产生，因此，系统中的总线控制逻辑电路被减到最小。被减到最小。最大模式最大模式是相对最小模式而言的。最大模式用在中等规模的或者大型的是相对最小模式而言的。最大模式用在中等规模的或者大型的80868086系统中。在最大模式系统中，总是包含两个或两个以上微处理器系统中。在最大模式系统中，总是包含两个或两个以上微处理器，其

32、中一个主处理器就是，其中一个主处理器就是80868086，其他的处理器为协处理器。例如用于，其他的处理器为协处理器。例如用于数值运算的处理器数值运算的处理器80878087，用于输入，用于输入/ /输出大量数据的处理器输出大量数据的处理器80898089。通过通过CPU的第的第33条引脚条引脚MN/来控制，最小工作来控制，最小工作模模式（式（MN/=1），最小工），最小工作作模模式（式（MN/=1）2.2 8086微处理器引脚功能二、二、8086引脚引脚公共引脚：公共引脚：1-231-23，32-4032-40随着工作模式不同，随着工作模式不同，引脚功能不同：引脚功能不同：24-3124-31

33、（括号外最小模式，括号内（括号外最小模式，括号内最大模式）最大模式）GND INTRNMICLKGND19INTA( QS1)TESTREADYRESET 2 39 1 403 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21AD14 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 RDMN/MXHOLD( RQ/GT0)BHE/S76AA17/S4A18/S5/SA16/S3AD15 ）VCC（+5VM/IO( S2)WR(LO

34、CK)HLDA(RQ/GT1)DT/R( S1)DEN( S0)ALE( QS0) AD12 13 AD .公共引脚公共引脚1 1地址地址/ /数据总线数据总线ADl5ADl5AD0AD0 地址地址/ /数据数据复用复用引脚，是双向、三态的。该引脚既可以输出访问存引脚，是双向、三态的。该引脚既可以输出访问存储器或访问储器或访问I/OI/O的的地址信息地址信息A15A15A0A0，又可以作为与存储器和，又可以作为与存储器和I/OI/O设备设备交换交换数据信息的数据信息的D15D15D0D0，它们是，它们是分时分时工作的。工作的。2 2地址地址/ /状态总线状态总线A19/S6A19/S6A16/

35、S3A16/S3 地址地址/ /状态总线复用引脚，输出，是三态的。该引脚输出访问存储器状态总线复用引脚，输出，是三态的。该引脚输出访问存储器2020位位地址的高地址的高4 4位位，也可以输出，也可以输出CPUCPU的一些的一些工作状态信号工作状态信号，分时分时工作的。工作的。在总线周期的在总线周期的T1T1状态，用来输出地址的最高位；在总线周期的状态，用来输出地址的最高位；在总线周期的T2T2、T3T3和和T4T4状态，用来输出状态信息。状态，用来输出状态信息。S6S6指示指示8086/80888086/8088当前是否与总线相连，当前是否与总线相连，S6=0S6=0表示表示8086/8088

36、8086/8088当前与总线当前与总线相连。相连。S5S5表明中断允许标志当前的设置。表明中断允许标志当前的设置。S5=0S5=0表示表示CPUCPU中断是关闭的，禁止一切中断是关闭的，禁止一切可屏蔽中断的中断请求；可屏蔽中断的中断请求；S5=lS5=l表示表示CPUCPU中断是开放的，允许一切可屏中断是开放的，允许一切可屏蔽中断的中断申请。蔽中断的中断申请。S4S4和和S3S3组合起来指出当前正在使用哪个段寄存器，如表组合起来指出当前正在使用哪个段寄存器，如表2-32-3所示。所示。 3. 3. BHE/S7BHE/S7（3434脚）脚）高高8 8位数据总线允许位数据总线允许/ /状态信号，

37、状态信号， 输出，三态。高输出，三态。高8 8位数据总线允许信号，当低电平有效时，表明在位数据总线允许信号，当低电平有效时，表明在高高8 8位位数据总线数据总线D15 D15 D8D8上传送上传送1 1个字节个字节的数据；的数据；S7S7为设备的状态信号。为设备的状态信号。 BHEBHE有效有效 高高8 8位位 1 1个字节个字节 A0A0有效有效 低低8 8位位 1 1个字节个字节 A0,BHEA0,BHE有效有效 1616位位 1 1个字个字 4. 4. RDRD（3232脚）：脚）：读读信号，输出，三态，信号，输出，三态，低电平低电平有效。当信号为低电平有效。当信号为低电平时，表示时，表

38、示CPUCPU正在进行读存储器或读正在进行读存储器或读I/OI/O端口的操作。端口的操作。 5. 5. READYREADY（2222脚）：脚）：准备就绪准备就绪信号，输入，信号，输入，高电平高电平有效。当有效。当READY=1READY=1时，时，表示表示CPUCPU访问的存储器或访问的存储器或I/OI/O端口已准备好传送数据。若端口已准备好传送数据。若CPUCPU在总线周在总线周期期T3T3状态检测到状态检测到READYREADY信号为低电平，表示存储器或信号为低电平，表示存储器或I/OI/O设备尚未准备设备尚未准备就绪，就绪，CPUCPU自动插入一个或多个等待状态自动插入一个或多个等待状

39、态TWTW，直到，直到READYREADY信号变为高电信号变为高电平平为止。为止。 6. INTR6. INTR（1818脚）：脚）：可屏蔽中断请求信号，输入，电平触发，可屏蔽中断请求信号，输入，电平触发，高电平高电平有有效。当效。当INTR=1INTR=1时，表示外设向时，表示外设向CPUCPU发出中断请求，发出中断请求，CPUCPU在当前指令周期在当前指令周期的最后一个的最后一个T T状态去采样该信号，若此时状态去采样该信号，若此时IF=1IF=1，则，则CPUCPU响应中断，停止响应中断，停止执行原指令序列，转去执行中断服务程序。执行原指令序列，转去执行中断服务程序。 7. TEST（2

40、3脚）：脚）：测试测试信号，输入，信号，输入，低电平低电平有效。当有效。当CPU执行执行WAIT指令时，每隔指令时，每隔5个时钟周期对进行一次测试，若测到无效，个时钟周期对进行一次测试，若测到无效，CPU继续处于继续处于等待等待状态，直到检测到为低电平。状态，直到检测到为低电平。8.NMI（17脚）：脚）：非屏蔽中断请求非屏蔽中断请求信号，输入，信号，输入，上升沿上升沿有效。当有效。当NMI引脚上有一个上升沿有效的触发信号时，表明引脚上有一个上升沿有效的触发信号时，表明CPU内部或内部或I/O设备提设备提出了非屏蔽的中断请求，出了非屏蔽的中断请求，CPU会在结束当前所执行的指令后，立即响会在结

41、束当前所执行的指令后，立即响应中断请求。应中断请求。 9. RESET（21脚）脚）:复位复位信号，输入，信号，输入，高电平高电平有效。有效。RESET信号至少信号至少要保持要保持4个时钟周期个时钟周期。CPU接到接到RESET信号后，停止进行操作，并将信号后，停止进行操作，并将标志寄存器、标志寄存器、IP、DS、SS、ES及指令队列及指令队列清清零，将零，将CS设置为设置为FFFFH。当复位信号为低电平时，当复位信号为低电平时，CPU从从FFFF0H开始执行程序。开始执行程序。10. CLK（19脚）：脚）：主时钟信号主时钟信号，输入。，输入。8086要求时钟信号的占空比要求时钟信号的占空比

42、为为33%，即，即1/3周期为高电平，周期为高电平，2/3周期为低电平。周期为低电平。8086的时钟频率要的时钟频率要求为求为5MHz，8086-1的时钟频率为的时钟频率为10MHz，8086-2的时钟频率为的时钟频率为8MHz。不同型号的芯片使用的时钟频率不同。不同型号的芯片使用的时钟频率不同。11. VCC（40脚）脚）:电源输入引脚。电源输入引脚。8086 CPU采用单一采用单一5V电源供电。电源供电。 GND（1、20脚）：脚）：接地引脚。接地引脚。 12. MN/MX（33脚）：脚）：最小最小/最大模式最大模式输入控制信号。引脚用来设置输入控制信号。引脚用来设置8086 CPU的工作

43、模式。当为高电平（接的工作模式。当为高电平（接5V）时，）时，CPU工作在最小工作在最小模式；当为低电平（接地）时，模式；当为低电平（接地）时，CPU工作在最大模式。工作在最大模式。.工作于最小模式时使用的引脚（工作于最小模式时使用的引脚（24-31）1.M/IO（28脚）：脚）：存储器或存储器或I/O端口访问信号，三态输出。端口访问信号，三态输出。M/=1时，表示时，表示CPU当前正在访问存当前正在访问存储器储器；M/=0时，表示时，表示CPU当前正在访问当前正在访问I/O端口端口。2.WR（29脚）：脚）：写写信号，三态输出，信号，三态输出，低电平低电平有效。有效。WR=0时，表示当前时，

44、表示当前CPU正在对存储器或正在对存储器或I/O端口进行写操作。端口进行写操作。3.INTA（24脚）：脚）：可屏蔽中断可屏蔽中断响应响应信号，输出，低电平有效。为低电平时信号，输出，低电平有效。为低电平时，表示，表示CPU已经响应外设的中断请求，即将执行中断服务程序。已经响应外设的中断请求，即将执行中断服务程序。 4.ALE（25脚）：脚）：地址锁存允许信号地址锁存允许信号，输出，高电平有效。用来做地址锁，输出，高电平有效。用来做地址锁存器存器8282的片选信号，使由的片选信号，使由AD15AD0分时发出的地址信息和数据信分时发出的地址信息和数据信息分开。息分开。5. DT/R（27脚）：脚

45、）：数据发送数据发送/接收信号，输出，三态。接收信号，输出，三态。DT/信号用来控制数信号用来控制数据传送的方向。据传送的方向。DT/=1时，时，CPU发送数据到存储器或发送数据到存储器或I/O端口；端口；DT/=0时时，CPU接收来自存储器或接收来自存储器或I/O端口的数据。端口的数据。 6. DEN（26脚）：脚）：数据允许控制信号，输出，三态，低电平有效。信号用数据允许控制信号，输出，三态，低电平有效。信号用作总线收发器的选通控制信号。当为低电平时，表明作总线收发器的选通控制信号。当为低电平时，表明CPU进行数据的进行数据的读读/写操作写操作7.HOLD（30）、）、HLDA（31） 图

46、2-7最小模式下的系统典型配置 最小模式下最小模式下8086 CPU三总线的产生及时钟信号说明如下所示。三总线的产生及时钟信号说明如下所示。20位地址总线：采用采用3个三态锁存器个三态锁存器8282进行锁存和驱动。进行锁存和驱动。 16位数据总线：当系统中所连的存储器和外设端口较多时，需要增加数据总线当系统中所连的存储器和外设端口较多时，需要增加数据总线的驱动能力，这时，需用的驱动能力，这时，需用2片片74LS245或或8286/8287作为总线收发器。作为总线收发器。系统控制信号：由由8086引脚直接提供引脚直接提供。 时钟信号：Intel 8284A是一个与是一个与8086配合使用的集成电

47、路芯片，为配合使用的集成电路芯片，为8086及计算机系统提供符合定时要求的及计算机系统提供符合定时要求的 时钟信号，并且还提供准备好信时钟信号，并且还提供准备好信号和复位信号。号和复位信号。2.3 8086的操作和时序的操作和时序一、最小模式下的典型配置（硬件电路的连接）一、最小模式下的典型配置（硬件电路的连接）Intel 8086作为一个微处理器芯片，必须与其它芯片相配合才能构成一个完整的CPU子系统。 最小模式下的CPU子系统配置：8086CPU、地址锁存缓冲器、双向数据缓冲器、8284A时钟发生器。当8086CPU的MN/接高电平（+5V）时，8086CPU工作于最小模式，8086最小模

48、式的典型配置电路如图2-7所示，它具有如下几个特点。n时序是指时序是指CPU在操作进行过程中各个环节在时间上的先后顺序。例如指令在操作进行过程中各个环节在时间上的先后顺序。例如指令从存储器读入指令译码器，进行指令译码操作，是在时序的控制下一步一步从存储器读入指令译码器，进行指令译码操作，是在时序的控制下一步一步实现的。计算机的一切操作都是在时序控制下进行的。实现的。计算机的一切操作都是在时序控制下进行的。8086的工作时序包括：的工作时序包括： 存储器存储器/接口读操作、接口读操作、 存储器存储器/接口接口写操作、写操作、 中断响应操作、系统复位、空中断响应操作、系统复位、空转周期转周期最小模

49、式系统的形成：最小模式系统的形成：应用于单一的微机处理系统，应用于单一的微机处理系统，3 3片片82828282锁存锁存2020位地址信息和位地址信息和BHEBHE ，2 2片片82868286作为作为1616位数据收发器位数据收发器 MN/MX RD WR CLK READY M/IORESET ALE A19-A16 BHE AD15-AD08086CPU DT/R DEN STB 8282 8282 或或828382838286 8286 或或8287 8287 T TOEOE82848284RES RES 时钟时钟 发生器发生器存储器 DATAI/O外设DATA数据总线数据总线地址总线

50、地址总线地址总线地址总线地址地址/ /数据数据V VCCCCV VCCCCBHEBHE二二.几个周期几个周期（1 1）时钟周期（）时钟周期（Clock CycleClock Cycle）：时钟周期是）：时钟周期是CLKCLK信号振荡一次所用的信号振荡一次所用的时间，是时间，是CPUCPU时钟频率的倒数，也称时钟频率的倒数，也称 T T状态。状态。（2 2）总线周期（）总线周期（Bus CycleBus Cycle）：）：8086 CPU8086 CPU中，中，BIUBIU完成一次访问存储器完成一次访问存储器或或I/OI/O端口操作所需要的时间，称作一个总线周期。一个总线周期由端口操作所需要的时

51、间，称作一个总线周期。一个总线周期由几个几个T T状态组成。状态组成。（3 3）指令周期（）指令周期（Instruction CycleInstruction Cycle）：执行一条指令所需的时间称为）：执行一条指令所需的时间称为指令周期。不同指令的指令周期的长短是不同的，一个指令周期一般指令周期。不同指令的指令周期的长短是不同的，一个指令周期一般由几个总线周期组成。由几个总线周期组成。 （4 4）等待周期（）等待周期（Wait CycleWait Cycle）当）当CPUCPU与慢速外设进行数据交换，如果与慢速外设进行数据交换，如果要延长总线周期时需要插入状态要延长总线周期时需要插入状态Tw

52、Tw。 （5 5）空闲周期）空闲周期TiTi在两个总线周期之间，如果在两个总线周期之间，如果CPUCPU的某些操作还没有执行的某些操作还没有执行完毕时，需要插入空闲时钟周期完毕时，需要插入空闲时钟周期TiTi。 CLKCLK信号构成的各种周期示意图如下图所示。信号构成的各种周期示意图如下图所示。各种周期的动态演示各种周期的动态演示 系统复位、系统复位、存储器读操作存储器读操作、存储器写操作、中断响应操作、总线占用、存储器写操作、中断响应操作、总线占用/空空 1、系统的复位和启动操作系统的复位和启动操作（对最大最小模式都一样）（对最大最小模式都一样） 8086的复位和启动操作，是通过的复位和启动

53、操作，是通过RESET引脚上的电平来执行的，只要在引脚上的电平来执行的，只要在RESET引脚上的高电平信号维持引脚上的高电平信号维持4个时钟周期，就能保证个时钟周期，就能保证CPU可靠地复位。初次加可靠地复位。初次加电也能使电也能使CPU复位，这时要求复位，这时要求RESET的高电平信号维持时间不小于的高电平信号维持时间不小于800ns。 8086 CPU被复位后，被复位后，PSW、DS、ES、SS和其他寄存器被清零，指令队和其他寄存器被清零，指令队列也被清零，段寄存器列也被清零，段寄存器CS和指令指针和指令指针IP分别被初始化为分别被初始化为FFFFH和和0000H，因，因此，此，8086

54、CPU复位后重新启动，执行的第一条指令所在存储单元的物理地址复位后重新启动，执行的第一条指令所在存储单元的物理地址为为FFFFH16+0000HFFFF0H。一般情况下，在从一般情况下，在从FFFF0H开始的开始的单元中，存放一条无条件转移指令单元中，存放一条无条件转移指令，以转移到系统程序实际开始处。，以转移到系统程序实际开始处。表表2-3 2-3 复位后寄存器的状态复位后寄存器的状态寄存寄存器器状状态态寄存寄存器器状态状态寄存寄存器器状态状态PSWPSW0000000H0HIPIP00000000H HCSCS0FFF0FFFFHFHDSDS0000000H0HSSSS00000000H

55、HESES00000000H H指令指令队列队列空空IFIF0 0（禁（禁止）止）三、三、8086的操作的操作复位操作的时序图如图2-11所示，表23给出了复位后寄存器的状态。图2-11 系统复位时序因为因为CPU内部是用时钟脉冲来同步外部的复位信号的，所以内部是用时钟脉冲来同步外部的复位信号的，所以CPU内部的内部的RESET信号是在外部信号是在外部RESET信号有效后的时钟上升沿有效的。内部信号有效后的时钟上升沿有效的。内部RESET信号变成高电平以后，再经过信号变成高电平以后，再经过1个时钟周期，所有的三态输出线被个时钟周期，所有的三态输出线被置成高阻状态，并一直维持高阻状态直到置成高阻

56、状态，并一直维持高阻状态直到RESET信号回到低电平。但在进信号回到低电平。但在进入高阻状态的前半个时钟周期，即在前一个时钟周期的低电平期间，这些入高阻状态的前半个时钟周期，即在前一个时钟周期的低电平期间，这些三态线被置成无效状态，等到时钟信号又成为高电平时，三态输出线才进三态线被置成无效状态，等到时钟信号又成为高电平时，三态输出线才进入高阻状态。入高阻状态。总线读操作：总线读操作：例：例：CPUCPU读地址为读地址为23000H23000H单元的内容单元的内容 T1-T2-T3-TW-T4T1-T2-T3-TW-T4（1 1）T1T1状态（准备地址）状态（准备地址）M/IOM/IO信号：从存

57、储器读信号：从存储器读还是从还是从I/OI/O设备中读数据。设备中读数据。AD15-AD0AD15-AD0、A19/S7-A19/S7-A16/S3A16/S3：确定：确定2020位地址。位地址。BHEBHE：选择奇地址存储体：选择奇地址存储体选择。选择。ALEALE：地址锁存信号，以：地址锁存信号，以使地址使地址/ /数据线分开。数据线分开。（2 2）T2T2状态（信号有效）状态（信号有效）A19/S6-A16/S3A19/S6-A16/S3：出现：出现S6-S3S6-S3状态信号。决定段状态信号。决定段寄 存 器 、寄 存 器 、 I FI F 状 态 、状 态 、8086CPU8086C

58、PU是否连在总线上。是否连在总线上。AD15-AD0AD15-AD0：高阻状态。：高阻状态。为读数据作准备为读数据作准备RDRD：由高电平变为低电：由高电平变为低电平，开始进行读操作。平，开始进行读操作。DENDEN：变低电平，启动收：变低电平，启动收发器发器82688268，做好接收数据，做好接收数据的准备。的准备。（3 3）T3T3状态（准备好）状态（准备好） 若存储器或若存储器或I/OI/O端口已做端口已做好发送数据准备，则在好发送数据准备，则在T3T3状态期间将数据放到数据状态期间将数据放到数据总线上，在总线上，在T3T3结束时，结束时，CPUCPU从从AD15-AD0AD15-AD0上读取数上读取数据。据。（4 4）TWTW状态（等待）状态（等待） 在在T3T3状态，存储器或外状态，存储器或外设没有准备好数据，不能设没有准备好数据，不能在在T3T3状态将数据放到总线状态将数据放到总线上，使上，使READY=0READY=0，则，则CPUCPU在在T3T3和和T4T4之间插入一个或几之间插入一个或几个个TWTW状态，直到数据准备状态，直到数据准备好好READY=1READY=1为止。为止。TWTW状态时总线的动作与状态时总线的动作与T3