四川大学数字逻辑第4章

1、第第4章章 组合逻辑的分析与设计组合逻辑的分析与设计Chapter 4: Analysis and Design of Combinational Logic主要内容主要内容v组合逻辑的设计方法组合逻辑的设计方法v数字集成电路介绍数字集成电路介绍v译码器与编码器译码器与编码器v数字多路器数字多路器v加法器与减法器加法器与减法器v二进制比较器与二进制比较器与ALU主要内容主要内容v组合逻辑的设计方法组合逻辑的设计方法v数字集成电路介绍数字集成电路介绍v译码器与编码器译码器与编码器v数字多路器数字多路器v加法器与减法器加法器与减法器v二进制比较器与二进制比较器与ALU组合逻辑设计与分析步骤组合逻辑

2、设计与分析步骤v组合逻辑的分析组合逻辑的分析v组合逻辑的设计组合逻辑的设计写出逻写出逻辑辑表达式表达式表达式表达式化简化简构造构造真值表真值表逻辑功逻辑功能分析能分析startstart逻辑图逻辑图startstart逻辑问逻辑问题题画出画出逻辑图逻辑图写出表达写出表达式并化简式并化简构造构造真值真值表表分析输分析输入输出入输出分析示例分析示例v例：分析如下逻辑例：分析如下逻辑电路的逻辑功能。电路的逻辑功能。ABCP 1ABCCCPPABCBBPPABCAAPP141312ABCCABCBABCAPPPF 432当三个变量相当三个变量相同时输出同时输出1ABCCBAABCCBAABCCBAAB

3、CCABCBABCAF )( )( 设计示例设计示例v设计一组合电路，采用设计一组合电路，采用2421BCD编码来驱动编码来驱动TIL-312七段显示块。七段显示块。输入变量输入变量对应的最对应的最小项数字小项数字显示显示2421BCD码码A=(1,10)B=(11,12)C=(8)D=(1,10,13)E=(1,9,10,11,13,15)F=(1,8,9,13)G=(0,1,13)A=(wz)(xyz)B=(xyz)(xyz)C=(wxyz)D=(xyz)(xyz)(wz)E=(xy)(z)F=(wxy)(yz)G=(w)(xyz)A=wz+xyzB=xyz+xyzC=wxyzD=xyz+

4、xyz+wzE=xy+zF=wxy+yzG=w+xyzA=(wz)(xyz)B=(xyz)(xyz)C=(wxyz)D=(xyz)(xyz)(wz)E=(xy)(z)F=(wxy)(yz)G=(w)(xyz)主要内容主要内容v组合逻辑的设计方法组合逻辑的设计方法v数字集成电路介绍数字集成电路介绍v译码器与编码器译码器与编码器v数字多路器数字多路器v加法器与减法器加法器与减法器v二进制比较器与二进制比较器与ALU数字集成电路介绍数字集成电路介绍vTTL（晶体管（晶体管晶体管逻辑电路）晶体管逻辑电路）l低功耗低功耗Low power(L)l高速高速 High speed(H)l低功耗肖特基低功耗肖

5、特基 Low power Schottky(LS)l肖特基肖特基Schottky(S)l先进低功耗肖特基先进低功耗肖特基Advanced Low power Schottky(ALS)l先进肖特基先进肖特基 Advanced Schottky(AS)vECL（射极耦合逻辑电路）（射极耦合逻辑电路）vCMOS（互补金属氧化物半导体）（互补金属氧化物半导体）集成电路命名规则（集成电路命名规则（TTL）生产者生产者CT:中国中国TTLSN：德州仪器：德州仪器HD：日立：日立54- 军用温度范围军用温度范围（-55125）74- 商用温度范围商用温度范围（070）Low power(L)High sp

6、eed(H)Low power Schottky(LS)Schottky(S)Advanced Low power Schottky(ALS)Advanced Schottky(AS)SN74LS00SNXXXX10SNXXXX27SNXXXX04主要内容主要内容v组合逻辑的设计方法组合逻辑的设计方法v数字集成电路介绍数字集成电路介绍v译码器与编码器译码器与编码器v数字多路器数字多路器v加法器与减法器加法器与减法器v二进制比较器与二进制比较器与ALU译码器译码器v译码器译码器l将将N个输入转换成对应的个输入转换成对应的M个输出的过程个输出的过程lM2Nv类型类型l全部译码和部分译码；全部译码和

7、部分译码；l二进制译码、代码译码器、数字显示译码器。二进制译码、代码译码器、数字显示译码器。v举例举例lN-2n译码器，译码器，eg: 3线线-8线译码器线译码器lN-M译码器，译码器，M使能使能00 1 221BGAGG，选中片选中片1：不选片不选片1：11 0 221BGAGG或或利用利用 w 控制每片中的一个使能信号控制每片中的一个使能信号编码器编码器v与译码过程相反，将特定与译码过程相反，将特定意义的信息编成相应的二意义的信息编成相应的二进制代码的过程进制代码的过程vn个二进制代码（个二进制代码（n位二进位二进制数）对制数）对2n信号进行编码信号进行编码的电路的电路v普通编码器和优先编

8、码器普通编码器和优先编码器两类两类8线线-3线二进制编码器线二进制编码器A0 = D1 + D3 + D5 + D7A1 = D2 + D3 + D6 + D7A2 = D4 + D5 + D6 + D7输入互斥信号输入互斥信号 优先编码器优先编码器v问题：当多个信号同时输入，如何选择其优先问题：当多个信号同时输入，如何选择其优先级？级？v优先编码器优先编码器：当输入端同时有多个信号到来，：当输入端同时有多个信号到来，编码器自动编码器自动按优先权排队，先对优先权级别最按优先权排队，先对优先权级别最高的输入信号进行编码高的输入信号进行编码。然后按优先权顺序分。然后按优先权顺序分别对其它输入信号进

9、行编码。别对其它输入信号进行编码。4线线-2线优先编码器线优先编码器优先权最高优先权最高非优先编码器非优先编码器优先编码器优先编码器74XX148优优先先权权级级别别最最高高。7I优先权级别最低。优先权级别最低。0I优先编码器的应用优先编码器的应用例如：有一个例如：有一个网络家电产品，网络家电产品，可以按优先权可以按优先权自动处理输入自动处理输入同时出现的险同时出现的险情。情。优优先先编编码码器器电电路路火灾火灾小偷小偷煤气泄漏煤气泄漏电视电视空调空调处处理理电电路路119110传呼业主传呼业主其它其它其它其它主要内容主要内容v组合逻辑的设计方法组合逻辑的设计方法v数字集成电路介绍数字集成电路

10、介绍v译码器与编码器译码器与编码器v数字多路器数字多路器v加法器与减法器加法器与减法器v二进制比较器与二进制比较器与ALU数字多路器数字多路器v数字多路器（数据选择数字多路器（数据选择器）器）MUXv从多个输入数据中选择一从多个输入数据中选择一个送往唯一通道输出，类个送往唯一通道输出，类似一个多掷开关。似一个多掷开关。vM（=2N）个输入数据需）个输入数据需要要N位二进制信号来选择位二进制信号来选择输出通道，称为输出通道，称为N位选择位选择变量变量(地址信号地址信号)。v数据选择器是一个数据选择器是一个多输入，多输入，单输出单输出的组合逻辑电路。的组合逻辑电路。2选选1数字多路器数字多路器真值

11、表真值表选择变量决定将某个输入端的数据送至输出端选择变量决定将某个输入端的数据送至输出端。输入数据（输入数据（2路）路）01SelectD0D12选选1数字多路器数字多路器ADADY10输入数据输入数据选择变量选择变量4选选1数字多路器数字多路器Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3 =miDiD0D2D1D30101A1A0D2A1A0Y0000D01111D1D3选选择择信信号号4选选1数字多路器数字多路器1023EN0103GMUXA0A1D0D1D2D3STY四选一多路器逻辑符号四选一多路器逻辑符号A0A10103GD20D21D22D232STEN2Y20123D

12、10D11D12D131STEN1Y10123MUX74LS153逻辑符号逻辑符号四选一多路器四选一多路器74LS1538选选1数字多路器数字多路器74LS151C、B、A三位地址输入，可三位地址输入，可以从以从8个输入数据个输入数据D7D0中中选择一个需要数据到输出；选择一个需要数据到输出；D7D0八个数据输入端；八个数据输入端；：选通端，低有效。Strobe：互补输出端。， WY反码输出。原码输出， WY数字多路器的级联数字多路器的级联v例：用一片例：用一片2-4译码器和四片译码器和四片8选选1数字多路器构数字多路器构成成32选选1数字多路器。数字多路器。1 01 10 00 1片片2片片

13、10 0 01 1 1D8D15D0D7 A2 A1 A0A4 A3片片4片片3D24D31D16D230 0 01 1 10 0 01 1 10 0 01 1 10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 0 01 1 1 1 12-4译译码码器器实实现现产生片选信号产生片选信号选择多位数据选择多位数据v例：构造逻辑电路实现对两组例：构造逻辑电路实现对两组4位数据的选择。位数据的选择。v利用利用4片片2选选1数字多路数字多路器。器。v通过共享选择信号在四通过共享选择信号在四线数据线数据 Ai 和和 Bi中选中选择一组

14、送至输出端择一组送至输出端Yi。v当当S=0时将时将Ai送至输送至输出端出端Yi。S=1时将时将Bi送至输出端。送至输出端。数字多路器的应用数字多路器的应用v用数字多路器实现布尔函数发生器用数字多路器实现布尔函数发生器l布尔函数的输入变量个数布尔函数的输入变量个数小于等于小于等于数字多数字多路器的选择信号个数路器的选择信号个数l布尔函数的输入变量个数布尔函数的输入变量个数大于大于数字多路器数字多路器的选择信号个数的选择信号个数示例示例v 例：用例：用8选选1数字多路器实现逻辑函数数字多路器实现逻辑函数 F=f(x,y,z)=(1,2,4,5,7)v 解：解：8选选1数字多路器的逻辑函数为数字多

15、路器的逻辑函数为 Y= CBAD0+CBAD1 +CBAD2+CBAD3 +CBAD4+CBAD5 +CBAD6+CBAD7 其中，其中，A,B,C为选择信号，为选择信号，Di为数据信为数据信号。号。v F=xyz+xyz+xyz+xyz+xyz =xyz0+xyz1+xyz1 +xyz0+xyz1+xyz1 +xyz0+xyz1 C=x,B=y,A=zD0=D3=D6=0D1= D2= D4= D5= D7=1卡诺图降维卡诺图降维v卡诺图的维数：卡诺图的变量数卡诺图的维数：卡诺图的变量数v如果如果把某些变量也作为卡诺图小方格内的值把某些变量也作为卡诺图小方格内的值，将，将减小卡诺图的维数，这

16、种卡诺图称为降维卡诺图。减小卡诺图的维数，这种卡诺图称为降维卡诺图。v作为降维图小方格中值的那些变量称为作为降维图小方格中值的那些变量称为记图变量记图变量。v方法方法：设记图变量为设记图变量为x，对于原卡诺图中，当，对于原卡诺图中，当x=0时，原图单元值为时，原图单元值为F，x=1时，原图单元值为时，原图单元值为G，则在新的降维图中对应的降维图单元中填入子函则在新的降维图中对应的降维图单元中填入子函数数xF+xG。其中。其中F和和G可以是可以是0、1、某一变量，、某一变量，也可以是某一函数。也可以是某一函数。卡诺图降维AB00 01 11 10CD0001111000000001 111111

17、11ABC000111100111四变量四变量三变量三变量二变量二变量DC+D0101ABCDC+D卡诺图降维卡诺图降维 1变量降维图变量降维图通过降维以后，相当于减少了逻辑函数的变量数通过降维以后，相当于减少了逻辑函数的变量数目。当降维卡诺图的维数与数据选择器的目。当降维卡诺图的维数与数据选择器的选择输入端选择输入端数目相等时，即可按照数目相等时，即可按照用具有用具有n个选择输入端的数据选个选择输入端的数据选择器实现择器实现n变量逻辑函数变量逻辑函数的方法来实现的方法来实现m变量的逻辑函变量的逻辑函数。数。01ADBCBDBBDBCDCBDC+D0101ABCDC+D示例示例v例：用例：用4

18、选选1多路器实现布尔函数多路器实现布尔函数 F=f(x,y,z)=(1,2,4,5,7)，要求用，要求用x、y做做选择信号。选择信号。1111XYZ00011110011zzXY0101z z1z zXYzz1zD3D2D1D04-1MUXA1A0EN练习练习v练习练习4.2：用用1个个 4-to-1 MUX实现下面的布尔函数实现下面的布尔函数 F(X,Y,Z) = (1,2,6,7)111XYZ00011110011zzXY0101z z01 1XYzz01D3D2D1D04-1MUXA1A0EN主要内容主要内容v组合逻辑的设计方法组合逻辑的设计方法v数字集成电路介绍数字集成电路介绍v译码器

19、与编码器译码器与编码器v数字多路器数字多路器v加法器与减法器加法器与减法器v二进制比较器与二进制比较器与ALU二进制加法器二进制加法器v加法器是构成算术运算器的基本单元。加法器是构成算术运算器的基本单元。l半加器半加器l不考虑低位来的进位加法叫半加；不考虑低位来的进位加法叫半加；l能完成半加功能的电路叫半加器。能完成半加功能的电路叫半加器。l全加器全加器l考虑低位来的进位加法叫全加；考虑低位来的进位加法叫全加；l能完成全加功能的电路叫全加器。能完成全加功能的电路叫全加器。一位加法器一位加法器v能够实现两个能够实现两个1位二进制数相加的运算位二进制数相加的运算v输出和与进位输出和与进位1位半加器

20、位半加器step1：分析输入与输出，写出变量：分析输入与输出，写出变量：输入：两个加数输入：两个加数 A , B输出：两个加数的和：输出：两个加数的和：S， 进位：进位：Co输入与输出的关系（输入与输出的关系（1位二输入加法的可能）：位二输入加法的可能）：l0+0=0l0+1=1l1+0=1l1+1=10黄色数字为和，黄色数字为和， 红色数字为进位。红色数字为进位。半加器半加器A A加数加数B B被加数被加数C CO O进位输出进位输出S S半加和半加和1位半加器位半加器vstep2：列出真值表：列出真值表vstep3：写出逻辑函数：写出逻辑函数BABABASABCOvstep4：画出逻辑图：

21、画出逻辑图全加器全加器进位输入1 - iC加数iA全加和全加器进位输出被加数iSiCiB1位全加器（考虑低位来的进位）位全加器（考虑低位来的进位）step1：分析输入与输：分析输入与输出，写出变量：出，写出变量：输入：两个加数输入：两个加数 Ai , Bi来自低位的进位：来自低位的进位：Ci-1输出：两个加数的和：输出：两个加数的和：S， 向高位的进位：向高位的进位：Cistep2：列出真值表：列出真值表1位全加器（考虑低位来的进位）位全加器（考虑低位来的进位）)7 , 4 , 2 , 1 (SAB1iC00 011110011111AB1iC00 01 11 10011111 Ci = Ai

22、Bi + AiCi-1 + BiCi-1 Si = AiBi Ci-1 + AiBiCi-1 + AiBiCi-1 + AiBiCi-1 = Ai Bi Ci-1），（7653iCstep3:逻辑函数逻辑函数vstep4:画出逻辑图画出逻辑图 Ci = AiBi + AiCi-1 + BiCi-1 Si = AiBi Ci-1 + AiBiCi-1 + AiBiCi-1 + AiBiCi-1 = Ai Bi Ci-11位全加器（考虑低位来的进位）位全加器（考虑低位来的进位）用半加器构造全加器用半加器构造全加器Ci =AiBi + AiCi-1 + BiCi-1 = AiBi + AiBiCi-

23、1 + AiBiCi-1= AiBi + (AiBi + AiBi)Ci-1= AiBi + (Ai Bi)Ci-1 Si = Ai Bi Ci-1AB1iC00 011110011111BABABASABCO练习练习v练习练习4.4：用一片：用一片3-8译码器实现译码器实现1位全加器位全加器S(A,B,Ci-1) = m(1,2,4,7)C(A,B,Ci-1) = m(3,5,6,7)多位二进制加法器多位二进制加法器v多位数相加时，要考虑进位多位数相加时，要考虑进位v进位的方式进位的方式l串行进位串行进位l超前进位超前进位v例：设计一个例：设计一个n(n=4)位二进制加法器，完成两个位二进制

24、加法器，完成两个n位二进制的加法，输出位二进制的加法，输出1个个n位的和，以及进位输位的和，以及进位输出出 Cout C3 C2 C1 C0 1 1 0 1 0 A3 A2 A1 A0 1 1 0 1 + B3 B2 B1 B0 + 1 1 0 1 - - S3 S2 S1 S0 1 0 1 0串行进位全加器串行进位全加器v由四个一位二进制全加器通过串行级联组成四由四个一位二进制全加器通过串行级联组成四位二进制全加器位二进制全加器v每一位全加器的进位输出，送给下一级的进位每一位全加器的进位输出，送给下一级的进位输入端。输入端。v高位的加法运算必须等到低位的加法运算完成高位的加法运算必须等到低位

25、的加法运算完成后，才能正确进行。后，才能正确进行。v 跟笔算相似跟笔算相似,用全加器构成串行进位加法器用全加器构成串行进位加法器.优点：结构简单。在一些中、低速数字设备中仍优点：结构简单。在一些中、低速数字设备中仍有应用。有应用。缺点：速度慢。四位二进制全加器，需要经过四缺点：速度慢。四位二进制全加器，需要经过四级门的延迟时间。级门的延迟时间。超前进位加法器超前进位加法器 iiiBAG iiiBAP进位生成项进位生成项传递条件传递条件11)(iiiiiiiiiCPGCBABAC进位表达式进位表达式11iiiiiiCPCBAS和表达式和表达式考虑全加器逻辑函数考虑全加器逻辑函数1 -1)(iii

26、iiiiiiiCBASCBABAC基本思想基本思想: :根据进位数根据进位数C Ci-1i-1的表达式的表达式, ,先计算出各高位先计算出各高位的进位数。的进位数。当当P Pi i=1,=1,把低位来的把低位来的进位进位C Ci-1i-1传给传给C Ci i当当G Gi i=1,=1,则则C Ci i=1=11iiiiCPGC解决滞后的问题了？解决滞后的问题了？= = 没有。没有。怎样解决？怎样解决？C Ci i和和S Si i仅由仅由A Ai i,B,Bi i和和C C0-10-1决定。决定。 1iiiCPS递推式递推式100001000CPGCCPS10010110111011CPPGPG

27、CPGCCPS100120121221222122CPPPGPPGPGCPGCCPS10012301231232332333233CPPPPGPPPGPPGPGCPGCCPS减少了门电路的延迟，但增减少了门电路的延迟，但增加了电路的复杂度加了电路的复杂度集成全加器集成全加器v74LS83是一种典型的集成加法器。一片是一种典型的集成加法器。一片74LS83只能进行只能进行4位二进制数的加法运算，位二进制数的加法运算，将多片进行级联，就可扩展加法运算的位数。将多片进行级联，就可扩展加法运算的位数。级联方法：将低位片的级联方法：将低位片的进位输出与高位片的进进位输出与高位片的进位输入相连位输入相连3

28、210POCQ32103210iC8421用加法器实现减法运算用加法器实现减法运算v方法：求减数的以二为基的补码，将减法转方法：求减数的以二为基的补码，将减法转换成加法。换成加法。BCD码加法器码加法器v输入：两个输入：两个4位二进制数位二进制数v输出：一个输出：一个4位二进制数，一个进位标志位二进制数，一个进位标志1 1、相加之和小于等于、相加之和小于等于 9 9 相加结果正确。相加结果正确。 43+70 1 0 00 0 1 1+0 1 1 10 1 1 00 1 1 1+1 1 0 11 1 0 10 1 1 0+0 0 1 11、1 0 0 01 0 0 1+0 0 0 11、0 0

29、0 10 1 1 0+0 1 1 111、67+3189+710111（8421 BCD）=7, 正确。正确。2 2、相加之和大于、相加之和大于 9 9 相加结果错误，需加相加结果错误，需加 6 6 修正。修正。1101（8421BCD）是非法码。需加是非法码。需加 6 修正。修正。产生进位，产生进位，本位和正本位和正确。确。3 3、相加之和产生进位，且结果错误，需加、相加之和产生进位，且结果错误，需加 6 6 修正。修正。0001（8421BCD）=1,错误。错误。正确。正确。错误产生原因：两者进错误产生原因：两者进位关系不同位关系不同v结论：两个结论：两个BCD码相加码相加l当和大于当和大于9或进位为或进位为1的时候，需要将结果加的时候，需要将结果加6进进行修正；行修正；l当和小于当和小于9则不修正。则不修正。v修正信号应在有进位信号修正信号应在有进位信号Cout产生、或两个产生、或两个8421BCD码相加之和为码相加之和为1015的情况下产生。的情况下产生。15,14,13,12,11,10m