数字电路与逻辑设计试题

1、数字电路与逻辑设计试题1班级：_ 姓名：_ 学号：_ 成绩：_一. 填空题(10)1 2048 ×8位的RAM有 根地址线， 根数据线。2 二进制数A=(1011010）2，B=(101111）2，求： AB( )2； A一 B( )2 3时序逻辑电路的输出不仅取决于电路输入信号的状态，而且还与电路 的状态有关。4二硅极管具有 的特性，它的正向导通电压为 V。5n变量的逻辑函数有 个最小项，任意两个最小项的乘积为 。二. 选择题(10)1当晶体三极管 时处于导通状态。a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2与晶体三极管相

2、比，MOS管具有的特点是 。a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3 欲将二进制代码翻译成输出信号选用 ，欲将输入信号编成二进制代码选用 ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 ，欲实现两个相同位二进制数和低位进位数的相加运算选用 。 a.编码器； b.译码器； c.多路选择器；d.数值比较器；e.加法器； f.触发器； .计数器； h.寄存器4 在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后 。 a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5 逻辑函数Y=

3、ABC+A+B+C的最简与或形式为 。a. 已是最简与或形式； b. 0 ； c. 1 ；d. B+C 三. 简答题(40)1简述用TTL与非门、或非门、异或门实现反相器功能多余输入端的连接方法。2举例说明什么叫竞争冒险现象。3在数据处理系统中，在什么情况下要用到A/D与D/A转换器，并说明它们的主要参数4下图(a）与(b)分别为二极管组成的门电路，(c)为输入端A，B，C的波形。(1)分析各电路的逻辑功能，写出其表达式。(2)画出F1和F2的波形。 (a) (b) (c)5分析下图电路的逻辑功能，写出输出的逻辑函数，列出真值表，说明电路完成什么逻辑功能。（接下页）50四. 分析题(40)1试

4、分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。2 74161具有异步清零，可预置数的同步模16加法计数器，其逻辑图如右所示，请根据逻辑图做如下分析。(a) 如何实现D0，D1，D2，D3的预置。 (b) 如何完成计数的过程。数字电路与逻辑设计试题1参考答案一填空题(10)1 2048 ×8位的RAM有 10 根地址线， 8 根数据线。2 二进制数A=(1011010）2，B=(101111）2，求： AB(10001001)2； A一 B( 101011 )2 3时序逻辑电路的输出不仅取决于电路输入信号的状态，而且还与电路 原

5、来 的状态有关。4二硅极管具有 单向导通 的特性，它的正向导通电压为 0.7 V。5n变量的逻辑函数有 2n 个最小项，任意两个最小项的乘积为 0 。二选择题(10)1当晶体三极管 b 时处于导通状态。a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2与晶体三极管相比，MOS管具有的特点是 a,c,d 。a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用

6、 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a.编码器； b.译码器； c.多路选择器；d.数值比较器；e.加法器； f.触发器； .计数器； h.寄存器4 在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后 c 。 a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5 逻辑函数Y=ABC+A+B+C的最简与或形式为 1 。a. 已是最简与或形式； b. 0 ； c. 1 ；d. B+C 三简答题答案；1简述用TTL与非门、或非门、异或门实现反相器功能多余输入端的连接方法。TTL与非门的余输入端应接高电平，或非门的余输入端应接

7、低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。2举例说明什么叫竞争冒险现象。 门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争冒险。3在数据处理系统中，在什么情况下要用到A/D与D/A转换器，并说明它们的主要参数 在数据处理系统中，当需要处理现场的连续变化的信号时，或者数据处理后送给的执行机构需要连续调节时，要用到A/D与D/A转换器。它的主要参数有分辨率，精度和转换时间等。4下图(a）与(b)分别为二极管组成的门电路，(c)为输入端A，B，C的波形。(1)分析各电路的逻辑功能，写出其表达式。(2)画出F

8、1和F2的波形。（1）实现与的功能，YABC（2）实现或的功能，YA+B+C5分析下图电路的逻辑功能，写出输出的逻辑函数，列出真值表，说明电路完成什么逻辑功能。ABCY0001001001000111100010111011110 Y1=AB,Y2=A+B,Y3= A+B,Y4=C+AB+AB,Y5=C+AB+AB, Y6=AB+AB+C, Y=Y5Y6=ABC+ ABC+ ABC+ ABC,是3变量异或非功能四分析题(40)试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。AQ2nQ1nQ2n+1Q1n+1Y00101101010001

9、1110100000101110110000111010001101能之启动。可作为可控计数器使用。A=0时，作加法器，A=1时，作减法器。274161具有异步清零，可预置数的同步模16加法计数器，其逻辑图如右所示，请根据逻辑图做如下分析。(a）如何实现D0，D1，D2，D3的预置。 (b)如何完成计数的过程。 (a) 预置；LD为0时，1J0=D0，1k0=D0，带入驱动方程Qn+1=JQn+KQn， Q0n=D0，同理，Q1n=D1，Q2n=D2，Q3n=D3，实现预置功能。(b) 计数；LD为1所有2输入与非门为1，因为CTT与CTP为1，根据驱动方程Qn+1=JQn+KQn，由于1J0

10、=1，1k0=1，得Q0n+1=Q0n。 同样，由于1J1= Q0，1k1= Q0，得Q1n+1= Q0Q1n+Q0Q1n，当Q0n=0时，Q1n+1=0，当Q0n=1时，Q1n+1=1。 同理，可得，当Q0n Q1n=0时，Q2n+1=0，当Q0n Q1n=1时，Q2n+1=1，当Q0n Q1n Q2n=0时，Q3n+1=0，当Q0n Q1n Q2n =1时，Q3n+1=1，这显然满足2进制加法规律，完成计数功能。数字电路与逻辑设计试题2班级：_ 姓名：_ 学号：_ 成绩：_一. 填空题(10)1CMOS反相器是由 管和 管组成的互补电路。2TTL或非门多余输入端应三态门的输出除了有高、低电

11、平外，还有一种输出状态叫态3用四个触发器组成的计数器最多应有 个有效状态，若要构成十二进制计数器，最少用 个触发器，它有 个无效状态。4JK触发器的特性方程是 QN+1= 。5动态RAM内部含有 电路，而静态RAM则不要。二. 选择题(10)1在下列一组数中，数值相等的数是 。 a. (88)10； b. (1010111)2；c. (130)8 ； d. (59)16 2 电路的输入电流始终为零。 a. TTL电路； b. CMOS电路；c. 三极管反相器3是组合逻辑电路的有 和 ；可组成时序逻辑电路的有 和 。a. 译码器电路；b. T触发器电路；c. 数据选择器； d. J，K触发器电路

12、电路4逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为 。a. A+B+C； b. A+B+C ； c. A+B+C ；d. A+B+C5 可以用来代表A/D转换器分辨率的是 。a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器三. 简答题(40)1举例说明什么是组合逻辑电路，什么是时序逻辑电路。2请说明数字集成电路产品中，标准通用型电路和专用型电路各有什么优缺点。3简述触发器有哪几种常见的电路结构形式及各自的动作特点。4请分别说明以下(a),(b),(c)三个电路图用74161完成预置及计数的实现方法。 (a) (b) (c)四. 分析

13、设计题(40)1试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。2用与非门设计四变量的多数表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0。数字电路与逻辑设计试题2参考答案一. 填空题(10)1CMOS反相器是由 NMOS 管和 PMOS 管组成的互补电路。2TTL或非门多余输入端应 接低电平 三态门的输出除了有高、低电平外，还有一种输出状态叫高阻态3用四个触发器组成的计数器最多应有 16 个有效状态，若要构成十二进制计数器，最少用 四 个触发器，它有 4 个无效状态。4JK触发器的特性方程

14、是 QN+1= JQn+KQn 。5动态RAM内部含有 刷新 电路，而静态RAM则不要。二. 选择题(10)1在下列一组数中，数值相等的数是 a和c 。 a. (88)10； b. (1010111)2；c. (130)8 ； d. (59)16 2 b 电路的输入电流始终为零。 a. TTL电路； b. CMOS电路；c. 三极管反相器3是组合逻辑电路的有 a 和 c；可组成时序逻辑电路的有 b 和 d 。a. 译码器电路；b. T触发器电路；c. 数据选择器； d. J，K触发器电路电路4逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为 b 。a. A+B+C； b. A

15、+B+C ； c. A+B+C ；d. A+B+C5 可以用来代表A/D转换器分辨率的是 c 。a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器三. 简答题(40)1举例说明什么是，什么是时序逻辑电路。任意时刻得输出仅仅取决于改时刻得输入，而与原来的状态无关的电路，称为组合逻辑电路。任意时刻得输出不仅取决于改时刻得输入，而且还取决于原来的状态的电路，称为时序逻辑电路。2请说明数字集成电路产品中，标准通用型电路和专用型电路各有什么优缺点。标准通用型电路优缺点：可选择芯片多，不要二次开发，开发容易，但仅适合于简单的逻辑电路方式。标准通用型电路优缺点：适用于复

16、杂逻辑电路方式，可靠，构成简单，但要二次开发。3简述触发器有哪几种常见的电路结构形式及各自的动作特点。 (a) (b) (c)触发器常见的电路结构形式有，RS，D，JK，T触发器等，他们的驱动方式及输出特性可不相同。4请分别说明以下(a),(b),(c)三个电路图用74161完成预置及计数的实现方法。(a)为与门实现预置，(b)为多路选择器实现预置，(c)为译码器器实现预置。它们都能实现10进制加法计数。ABCY0001001001000111100010111011110四. 分析设计题(40)1试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为

17、输入变量。ABCDY00000000100010000110010000101001100011111000010010101001011111000110111110111111能之启动。可作为可控计数器使用。A=0时，作加法器，A=1时，作减法器。2用与非门设计四变量的多数表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0。按题意，其真值表为：根据真值表，可画出其卡诺图为根据卡诺图可写出逻辑表达式为Y=ABD+ABC+BCD+ACD= ABD+ABC+BCD+ACD这样可得逻辑图为数字电路与逻辑设计试题1参考答案一填空题(10)1 2048 &#

18、215;8位的RAM有 10 根地址线， 8 根数据线。2 二进制数A=(1011010）2，B=(101111）2，求： AB(10001001)2； A一 B( 101011 )2 3时序逻辑电路的输出不仅取决于电路输入信号的状态，而且还与电路 原来 的状态有关。4二硅极管具有 单向导通 的特性，它的正向导通电压为 0.7 V。5n变量的逻辑函数有 2n 个最小项，任意两个最小项的乘积为 0 。二选择题(10)1当晶体三极管 b 时处于导通状态。a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2与晶体三极管相比，MOS管具有的特点是 a

19、,c,d 。a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a.编码器； b.译码器； c.多路选择器；d.数值比较器；e.加法器； f.触发器； .计数器； h.寄存器4 在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后 c 。 a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5 逻辑函数

20、Y=ABC+A+B+C的最简与或形式为 1 。a. 已是最简与或形式； b. 0 ； c. 1 ；d. B+C 三简答题答案；1简述用TTL与非门、或非门、异或门实现反相器功能多余输入端的连接方法。TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。2举例说明什么叫竞争冒险现象。 门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争冒险。3在数据处理系统中，在什么情况下要用到A/D与D/A转换器，并说明它们的主要参数 在数据处理系统中，当需要处理现场的连续变化的

21、信号时，或者数据处理后送给的执行机构需要连续调节时，要用到A/D与D/A转换器。它的主要参数有分辨率，精度和转换时间等。4下图(a）与(b)分别为二极管组成的门电路，(c)为输入端A，B，C的波形。(1)分析各电路的逻辑功能，写出其表达式。(2)画出F1和F2的波形。（1）实现与的功能，YABC（2）实现或的功能，YA+B+C5分析下图电路的逻辑功能，写出输出的逻辑函数，列出真值表，说明电路完成什么逻辑功能。ABCY0001001001000111100010111011110 Y1=AB,Y2=A+B,Y3= A+B,Y4=C+AB+AB,Y5=C+AB+AB, Y6=AB+AB+C, Y=

22、Y5Y6=ABC+ ABC+ ABC+ ABC,是3变量异或非功能四分析题(40)试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。AQ2nQ1nQ2n+1Q1n+1Y001011010100011110100000101110110000111010001101能之启动。可作为可控计数器使用。A=0时，作加法器，A=1时，作减法器。274161具有异步清零，可预置数的同步模16加法计数器，其逻辑图如右所示，请根据逻辑图做如下分析。(a）如何实现D0，D1，D2，D3的预置。 (b)如何完成计数的过程。 (a) 预置；LD为0时，1J0=

23、D0，1k0=D0，带入驱动方程Qn+1=JQn+KQn， Q0n=D0，同理，Q1n=D1，Q2n=D2，Q3n=D3，实现预置功能。(b) 计数；LD为1所有2输入与非门为1，因为CTT与CTP为1，根据驱动方程Qn+1=JQn+KQn，由于1J0=1，1k0=1，得Q0n+1=Q0n。 同样，由于1J1= Q0，1k1= Q0，得Q1n+1= Q0Q1n+Q0Q1n，当Q0n=0时，Q1n+1=0，当Q0n=1时，Q1n+1=1。 同理，可得，当Q0n Q1n=0时，Q2n+1=0，当Q0n Q1n=1时，Q2n+1=1，当Q0n Q1n Q2n=0时，Q3n+1=0，当Q0n Q1n

24、Q2n =1时，Q3n+1=1，这显然满足2进制加法规律，完成计数功能。数字电路与逻辑设计试题2班级：_ 姓名：_ 学号：_ 成绩：_一. 填空题(10)1CMOS反相器是由 管和 管组成的互补电路。2TTL或非门多余输入端应三态门的输出除了有高、低电平外，还有一种输出状态叫态3用四个触发器组成的计数器最多应有 个有效状态，若要构成十二进制计数器，最少用 个触发器，它有 个无效状态。4JK触发器的特性方程是 QN+1= 。5动态RAM内部含有 电路，而静态RAM则不要。二. 选择题(10)1在下列一组数中，数值相等的数是 。 a. (88)10； b. (1010111)2；c. (130)8

25、 ； d. (59)16 2 电路的输入电流始终为零。 a. TTL电路； b. CMOS电路；c. 三极管反相器3是组合逻辑电路的有 和 ；可组成时序逻辑电路的有 和 。a. 译码器电路；b. T触发器电路；c. 数据选择器； d. J，K触发器电路电路4逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为 。a. A+B+C； b. A+B+C ； c. A+B+C ；d. A+B+C5 可以用来代表A/D转换器分辨率的是 。a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器三. 简答题(40)1举例说明什么是组合逻辑电路，什么是时序逻辑

26、电路。2请说明数字集成电路产品中，标准通用型电路和专用型电路各有什么优缺点。3简述触发器有哪几种常见的电路结构形式及各自的动作特点。4请分别说明以下(a),(b),(c)三个电路图用74161完成预置及计数的实现方法。 (a) (b) (c)四. 分析设计题(40)1试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。2用与非门设计四变量的多数表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0。数字电路与逻辑设计试题2参考答案一. 填空题(10)1CMOS反相器是由 NMOS 管和 PMOS 管组

27、成的互补电路。2TTL或非门多余输入端应 接低电平 三态门的输出除了有高、低电平外，还有一种输出状态叫高阻态3用四个触发器组成的计数器最多应有 16 个有效状态，若要构成十二进制计数器，最少用 四 个触发器，它有 4 个无效状态。4JK触发器的特性方程是 QN+1= JQn+KQn 。5动态RAM内部含有 刷新 电路，而静态RAM则不要。二. 选择题(10)1在下列一组数中，数值相等的数是 a和c 。 a. (88)10； b. (1010111)2；c. (130)8 ； d. (59)16 2 b 电路的输入电流始终为零。 a. TTL电路； b. CMOS电路；c. 三极管反相器3是组合

28、逻辑电路的有 a 和 c；可组成时序逻辑电路的有 b 和 d 。a. 译码器电路；b. T触发器电路；c. 数据选择器； d. J，K触发器电路电路4逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为 b 。a. A+B+C； b. A+B+C ； c. A+B+C ；d. A+B+C5 可以用来代表A/D转换器分辨率的是 c 。a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器三. 简答题(40)1举例说明什么是，什么是时序逻辑电路。任意时刻得输出仅仅取决于改时刻得输入，而与原来的状态无关的电路，称为组合逻辑电路。任意时刻得输出不仅取决于

29、改时刻得输入，而且还取决于原来的状态的电路，称为时序逻辑电路。2请说明数字集成电路产品中，标准通用型电路和专用型电路各有什么优缺点。标准通用型电路优缺点：可选择芯片多，不要二次开发，开发容易，但仅适合于简单的逻辑电路方式。标准通用型电路优缺点：适用于复杂逻辑电路方式，可靠，构成简单，但要二次开发。3简述触发器有哪几种常见的电路结构形式及各自的动作特点。 (a) (b) (c)触发器常见的电路结构形式有，RS，D，JK，T触发器等，他们的驱动方式及输出特性可不相同。4请分别说明以下(a),(b),(c)三个电路图用74161完成预置及计数的实现方法。(a)为与门实现预置，(b)为多路选择器实现预

30、置，(c)为译码器器实现预置。它们都能实现10进制加法计数。ABCY0001001001000111100010111011110四. 分析设计题(40)1试分析右图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能，A为输入变量。ABCDY00000000100010000110010000101001100011111000010010101001011111000110111110111111能之启动。可作为可控计数器使用。A=0时，作加法器，A=1时，作减法器。2用与非门设计四变量的多数表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，

31、输入为其它状态时输出为0。按题意，其真值表为：根据真值表，可画出其卡诺图为根据卡诺图可写出逻辑表达式为Y=ABD+ABC+BCD+ACD= ABD+ABC+BCD+ACD这样可得逻辑图为数字电路与逻辑设计试题3班级：_ 姓名：_ 学号：_ 成绩：_一. 填空题(10)1一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 ，所谓置位就是将输出端置成 电平，复位就是将输出端置成 电平。2我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 表达式，也可表示为逻辑函数的 表达式。 3计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 器，当对周期性

32、的规则脉冲计数时，称为 器。4当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 。5在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 容限。二. 选择题(10)1在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 结构，否则会产生数据冲突。a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2TTL集成电路采用的是 控制，其功率损耗比较大；而MOS集成电路采用的是

33、控制，其功率损耗比较小。a. 电压； b.电流； c. 灌电流； d. 拉电流 3 欲将二进制代码翻译成输出信号选用 ，欲将输入信号编成二进制代码选用 ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 ，欲实现两个相同位二进制数和低位进位数的相加运算选用 。 a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器；e. 加法器； f. 触发器； . 计数器； h. 寄存器4 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码5 根据最小项与最大项的性质

34、，任意两个不同的最小项之积为 ，任意两个不同的最大项之和为 。a. 不确定； b. 0 ； c. 1 三. 简答题(50)1分别写出（或画出）JK、D、T和T四个触发器的特征方程、真值表和状态转换图。2请分别完成下面逻辑函数的化简。1). 2). 3请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样·保持电路。4分析下图所示电路的逻辑功能（写出表达式，列真值表描述功能）。5请分析并回答下图的时序逻辑电路的功能。四. 分析设计题(30)1请用与非门组成全加器，画出逻辑图。2设计一个可控计数器，由JK触发器构成，如果输入控制线

35、X=1，则状态按000、011、110、000变化，如果控制线X=0，状态按000、101、100、110、000变化。数字电路与逻辑设计试题3参考答案一. 填空题(10)1 一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。2 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。 3计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。4当我们在计算机键盘上按一个

36、标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。5在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。二. 选择题(10)1在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS集成电路采用的是 a 控制，其功率

37、损耗比较小。a. 电压； b.电流； c. 灌电流； d. 拉电流 3 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器；e. 加法器； f. 触发器； . 计数器； h. 寄存器4 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码5 根据最小项与最大

38、项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。a. 不确定； b. 0 ； c. 1 三. 简答题(50)1分别写出（或画出）JK、D、T和T四个触发器的特征方程、真值表和状态转换图。2请分别完成下面逻辑函数的化简。1). 答：原式2). 答：原式的对偶式为： =A3请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样·保持电路。答：A/D与D/A转换器分别能够将模拟量转换成数字量与数字量转换成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联系起来，实现对模拟系统的检测、监视和控制。A/

39、D与D/A转换器的主要技术指标分别为转换进度和转换时间。因为A/D转换需要一定的时间，当在这段时间里，被转换的信号发生改变，将使转换结果不准确，必须将要转换时刻的模拟量保持下来，确保转换期间该值的稳定。4分析下图所示电路的逻辑功能（写出表达式，列真值表描述功能）。答：列出其中间函数。，得（2）列出真值表A B CY1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111(3) 逻辑功能输出为Y1的电路的逻辑功能是电路实现了输入奇数个有效时输出是为1即全加器的Si。输出为Y2的电路的逻辑功能是电路实现了输入的两个或两个以上有效时输出为

40、了，即全加器的Ci。5请分析并回答下图的时序逻辑电路的功能。答：1）根据图可写出电路的驱动方程：2） 将驱动方程代入JK触发器的特征方程Qn+1=JQn + KQn中，得状态方程为： Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q33） 写出输出方程为：Y=Q2Q3 4） 每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。四. 分析设计题(30)1请用与非门组成全加器，画出逻辑图。解： （1）列出真值表。根据题意，要实现全加器功能

41、，所以其输入变量应含有两个相加位Ai，Bi和低位来的进位Ci-1。其输出应含有位的相加结果Si与本次相加是否向高位的进位Ci。由此，画出输入输出关系如下图（2）写出逻辑表达式。（3）将逻辑函数化为与非门的形式。（4）根据上式,画出逻辑电路图2设计一个可控计数器，由JK触发器构成，如果输入控制线X=1，则状态按000、011、110、000变化，如果控制线X=0，状态按000、101、100、110、000变化。数字电路与逻辑设计试题4班级：_ 姓名：_ 学号：_ 成绩：_一. 填空题(10)1任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数

42、的一般表达式 唯一的，而其标准表达式唯一的。2任意两个最小项之积为 ，任意两个最大项之和为 。 3对于逻辑函数，为了化简，利用逻辑代数的基本定理，可表示为，但这可能引起 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为。4当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 。5在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 容限。二. 选择题(10)1在下列程序存储器的种

43、类中，可在线改写的有 。a. PROM； b. E2PROM； c. EPROM； d. FLASH_M 2为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 。a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器； . 数值比较器； h. 寄存器； i. 多路选

44、择器4卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码5在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是 ，PAL是 ，GAL是 ，CPLD是 。a. 与阵列可编程； b.或阵列可编程； c. 与或阵列皆可编程三. 简答题(50)1分别画出JK和D触发器的电路符号图，并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。2三个人在做翻手掌游戏，当有一位出掌信息（掌心、掌背）与其他两位不同时，该位出局。请按组合逻辑电路设计的步骤

45、，写出表示所有出局可能的函数表达式，并画出其电路图。3请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样·保持电路。4用ROM构成能实现函数的运算表电路（注：输入x为3位二进制数B2、B1、B0，输出y为5位二进制数Y5、Y4、Y3、Y2、Y1、Y0）。5 请分别写出图5.1和图5.2的表达式。图5.1 图5.2 四. 分析设计题(30)1 请设计一个两位二进制比较电路（进行比较的两个两位二进制数分别为A1、A0和B1、B0）。2用J-K触发器设计一个七进制可逆计数器，要求当X=1时，进行加1计数；当X=0时，进行减1计数

46、，并判定它们能否自启动。数字电路与逻辑设计试题4参考答案一. 填空题(10)1任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 不是 唯一的，而其标准表达式 是 唯一的。2任意两个最小项之积为 0 ，任意两个最大项之和为 1 。 3对于逻辑函数，为了化简，利用逻辑代数的基本定理，可表示为，但这可能引起 0 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为。4当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 39 。5在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为 高电平 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平 容限。二. 选择题(10)1在下列程序存储器的种类中，可在线改写的有 b d 。a. PROM； b. E2PROM； c. EPROM； d. FLASH_M2为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 d 。a. 机械式； b.电磁式； c. 分立元件式； d.