数字电路复习题

1、一、填空题(每空1分，共30分)1. 逻辑变量和函数只有( 0 )和( 1 )两种取值，而且它们只是表示两种不同的逻辑状态。2. 逻辑函数F(A,B,C)=A+BC的最小项表达式是（）。3. 逻辑代数中的三种基本运算是( 与 )、( 或 )、( 非 )。4. 请将十进制数102转换为二进制数( ）。将二进制数（11011.1010）2转换为十进制数（ ）。5. TTL三态门电路的三种可能输出状态是(高电平（1）)、(低电平（0）)、(高阻)。6. 组合逻辑电路的逻辑功能特点是，任意时刻的( 输出 )状态仅取决于该时刻( 输入)的状态，而与信号作用前电路的状态( 无关 )。7. 根据逻辑功能的不

2、同特点，可以把数字电路分成(组合逻辑电路（组合电路）)和(时序逻辑电路（时序电路）)两大类。8.同步时序逻辑电路中，所有触发器状态的变化是(同时)进行的。9. 多谐振荡器有（1）个稳态（ 2 ）个暂态；单稳态电路有（ 1 ）个稳态，（ 2 ）个暂态；施密特电路有（ 2 ）个稳态，（ 0 ）个暂态。10. 一个倒T网络的10位D/A转换器，VREF = +5V，Rf = R, 则当D =（0101010100）2 时，对应的输出电压Vo = （3.32V）。11. A/D转换器电路中首先要对模拟信号进行（ ）、然后再进行（ ）和（ ）。12. 试问存储容量为512×8位的RAM，有（

3、）位地址输入线、（ ）条字线和（ ）条位线。二、十六进制计数器74LS161如下图所示，其功能表如下表所示。试分别构成12进制计数器和180进制计数器。（13分） EP ET CP功能 0 × × × ×1 0 × × 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 复位预置保持保持保持计数三、画图题(5分)设触发器的初始状态为0，试画出在CP信号作用下触发器输出端Q3的电压波形四、分析如图所示电路，要求：（15分）（1）写出各级触发器的驱动方程、状态方程和输出方程；（2）画出状态转换表和状态转换图；（3）说明电路特点

4、。五、化简题（每题5分，共15分）1.公式法化简 2. 卡诺图法化简 3. 卡诺图法化简，约束条件为。六、某水位监测电路的取样示意图如下图所示，A、B、C电极被水浸没时，分别有信号1输出，要求：（1）水位在A、B之间时，绿灯G亮；（2）水位在B、C之间时，红灯R、绿灯G同时亮；（3）水位在C以下或A以上时为危险状态，点亮红灯R警示。试分别按下面要求设计电路，并画出连线图：（1）用门电路实现。（2）用4选1数据选择器54153实现（3）用3-8译码器74LS138和与非门实现。要求写出设计过程。（22分）答案一、填空题1. 0、1 2. 3. 与、或、非 4. （1100110）2、27.625

5、5. 高电平（1）、低电平（0）、高阻 6. 输出、输入、无关7. 组合逻辑电路（组合电路）、时序逻辑电路（时序电路）8. 同时 9. 0、2、1、1、2、010. 3.32V 11. 取样-保持、量化、编码12. 9、512、8三、画图题二、12进制计数器 180进制计数器电路四、解：由图所示电路，可知触发器的驱动方程为：输出方程为：将驱动方程代入JK触发器的特性方程，得到状态方程将两级触发器的4种初态代入状态方程和输出方程计算得到状态转换表，如下表所示。根据下表提供的计算结果，画出电路的状态转换图如图所示。由状态装换图可知该电路是同步二进制加法计数器。 C0 0 0 1 1 0 1 10

6、11 01 10 00001五、1. Y=A+B2. 3.六、（1）， （2）= 1D1=0，1D0 = 1D2 = 1D3 = 1； = m0C+m1C2D2 = 2D3 = 0, 2D0 = 2D1 = C;(3) 用74LS138实现 = =。一、单选题(每题1分，共10分)1. 在几个信号同时输入时，只对优先级别最高的进行编码叫 B 。A 数据选择 B优先编码 C数据比较 D译码2. 在 D 情况下，“与非”运算的结果式为逻辑“0”。A全部输入是“0” B 任意输入是“0”C仅一输入是“0” D 全部输入是“1”3. 一个16路数据选择器，其地址输入（选择控制输入）端有 C 。 A 2

7、个 B3个 C4个 D5个4. 在下列各图中，异或逻辑对应的逻辑图是 D 。A B C D 5. 用代码代表特定信号或者将代码赋予特定含义的过程称为 B 。A 译码 B编码 C数据选择 D奇偶校验6. 在 D 种输入情况下，“与非”运算的结果式为逻辑“0”A全部输入是“0” B任意输入是“0”C仅一输入是“0” D全部输入是“1”7. 标准与或式是由 A 构成的逻辑表达式。A 最大项之和 B 最小项之积 C最大项之和 D最小项之积8. 下列关于n变量最小项“相邻性” 描述正确的是 A 。A 两个最小项只有一个因子不同 B 两个最小项只有一个因子相同 C 两个最小项没有一个因子不同 D 两个最小

8、项所有的因子都不同9. 同步计数器结构含义是指 B 的计数器。A 由同类型的触发器构成 B各触发器的时钟端连在一起，统一由系统时钟控制C可用前级的输出做后级触发器的时钟 D可用后级的输出做前级触发器的时钟10. 将模拟信号转换为数字信号，应选用 B 。A DAC电路 BADC电路 C译码器 D可编程器PLD二、判断题(每题1分，共5分，对的打，错的打×)1. 由4 个触发器构成的寄存器可以存入 4 位二进制代码。 （ ）2. 在二进制译码器中，若输入有4位代码，则输出信号数为8个。 （ × ）3. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为半加器。 （ 

9、15; ）4. 对TTL与非门多余输入端的处理，不能将它们与有用输入端连在一起。 （ × ） 5. 一般TTL集成门电路的平均传输延迟时间比CMOS 集成门电路小。功耗比CMOS 门电路的大。（ ）三、填空题(每空1分，共15分)1. 将二进制数（1101001.01）2转换成十进制数是 105.25 。转换成十六进制数是 69.4 。2. 逻辑代数中的三种基本运算是 与 、 或 、 非 。逻辑变量和函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。3. 在逻辑代数中，= ； 0+A A ； A· 0 ，4. 逻辑函数F=AB+CD的最小项表达式为 F=m

10、(3,7,11,12,13,14,15) 。5 逻辑函数的常用表示方法有： 逻辑表达式、 真值表 、 逻辑图、 卡诺图 ； 6D触发器特征方程 ：。四、计算分析题(共40分)1. 设计一个裁判判定电路，具体要求是：设有一名主裁判和两名副裁判，当主裁判和至少一名副裁判判定合格，运动员的成绩才有效。试写出设计过程，并分别用与非门、74LS138译码器、4选1数据选择器来实现电路。（30分）解：设三个裁判为A、B、C，A为主裁判，成绩为F。成绩合格为“1”。由题列出真值表：（6分）A B C F0 0 000 0 100 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1

11、1 F=AC+AB+ABC=AB+AC （6分）（6分）（6分） （6分）2. 十六进制计数器74LS161如下图所示，其功能表如下表所示。试设计一个9进制的计数器。（10分） 工作状态×0×× ×置零10× ×预置数×110 1保持×11× 0保持（但C=0）111 1计数五、化简题(每题5分，共20分)1. 用公式化简函数 Y=A+B2. 卡诺图化简 Y（A,B,C,D）=m(3,5,6,7,10,13,15)约束条件为m0+ m1+ m2+ m4+ m8 =03. 卡诺图化简 Y(A,B,C,D)=

12、 m(0,1,2,3,4,6,8,9,10,11,14,15)4. 用公式化简函数Y=1六、图解题(每题5分，共10分)1. 设触发器的初始状态为0，试画出在CP信号作用下触发器输出端Q7的电压波形2. 设触发器的初始状态为0，试画出在CP信号作用下触发器输出端Q1的电压波形一、单选题(每题1分，共10分)1. 十进制数2.375对应的二进制数为_B_。A. 10011 B. 10.011 C D. 0010.0011011101012. 两个不同的最小项进行与运算的结果等于 A A. 0 B. 1 C. 这两个最小项或运算的结果 D. 0或者13. 下列几种说法中错误的是：_D_A. 任何逻

13、辑函数都可以用卡诺图表示。 B. 逻辑函数的卡诺图是唯一的。C. 同一个卡诺图化简结果可能不是唯一的。D. 卡诺图中1的个数和0的个数是相同的。4. 256k × 8的存储器共有_B_。A. 256根地址线，8根数据线 B. 18根地址线，8根数据线C. 16根地址线，8根数据线 D. 8根地址线，8根数据线5. 在下列各种电路中，属于组合电路的有 A 。 A编码器 B. 触发器 C. 寄存器 D.计数器6. 在以下各种电路中，属于时序电路的有 C 。 A反相器 B. 编码器 C. 寄存器 D.数据选择器 7. 施密特触发器常用于对脉冲波形的 C 。 A延时和定时 B. 计数与寄存

14、C整形与变换8. 由三个开关并联起来控制一只电灯时，电灯的亮与灭同三个开关的闭合或断开之间的对应关系属于（ B ）的逻辑关系。 A与 B或 C非 D.异或9. 边沿式D触发器是一种_C_稳态电路。A.无 B.单 C.双 D.多10. 已知函数F1=(AB)C+AB,F2=AB+AC+BC；试问F1与F2的关系是（ A ）A.相等B.反演C.对偶D.不相关二、判断题(每题1分，共5分，对的打，错的打×)1. N进制计数器可以N分频。 （ ）2. 异步计数器的工作速度一般高于同步计数器。 （ × ）3. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为全加器。 （ ）4

15、. 在数字系统中与非门中多余输入端的处理方法是将它们与电源端连在一起。 （ ） 5. 一般来说TTL集成门电路与CMOS 门电路相比，其传输速度快，但功耗大。 （ ）三、填空题(每空1分，共15分)1. （00110010.0101）8421BCD表示的二进制数（100000.1 ），十六进制数（ 20.8 ）。2. 逻辑代数中的三种基本运算是 与 、 或 、 非 。3. 在逻辑代数中，1+1 = 1 ； 0+A A ； A· 0 ，4. TTL与非门输入高电平，输出为低电平时的时对应的电流称之为 灌电流 ；输入低电平，输出为高电平时对应的电流称之为 拉电流 ；把保证与非门输出为额定

16、高电平90%所允许输入电阻的最大值称之为 关门电阻 ；扇出系数N0=IOL/IiL。5真值表是把输入逻辑变量的各种可能取值和对应的逻辑函数值排列在一起组成的表格（2分）。 6若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用_10_个触器。四、分析题(共30分)1. 根据图1给定的逻辑图写出输出逻辑表达式，列出真值表，并说明其逻辑功能。（15分）逻辑表达式 3分3分真值表6分输入输出A1A2Ci-1SCi0000000110010100110110010101011100111111实现的是全加器功能（5分）2. 根据图2所示时序电路的写出该图的输出方程、驱动方程和状态方程，并

17、画出对应于CP的Q0、Q1和输出Z的波形。设电路的初始状态为00。（15分）图2输出方程 2分 驱动方程：4分状态方程：2分波形图7分五、化简题(每题5分，共20分)1. 用公式化简函数 Y=A+B2. 卡诺图化简 Y（A,B,C,D）=m(3,5,6,7,10,13,15)约束条件为m0+ m1+ m2+ m4+ m8 =03. 卡诺图化简 Y(A,B,C,D)= m(0,1,2,3,4,6,8,9,10,11,14,15)4. 用公式化简函数 Y=1六、设计题(共20分)由555定时器、四位二进制74ls161组成的电路如图七所示，已知R1=10K，R2=20 K，C=0.01µ

18、F。 1) 试求输出信号vo1的周期； （4分）2) vo 与CP端脉冲的分频比是多少？ （6分）3) 画出vo1和vo的波形； （6分）4) 如将图中的开关S由a点切换至B点，试问vo1的周期有何变化。（4分）一 填空（每空2分，共40分）1完成下列数制与码制的转换：（65）10=（ ）2， （0010 0000 0000 0110）8421BCD=（ ）10。2门电路中，最基本的逻辑门有三种，即 、 、 。3“有0出1，全1出0”属于 逻辑。4逻辑函数，化简后结果是 。5组合逻辑电路的特点是 。6七段显示译码器要显示数字“2”，则共阴极数码显示器的ag引脚电平应为 。7时序逻辑电路时由 和

19、 所组成，是一种具有 功能的逻辑电路。8触发器的CP触发方式主要有 和 两种类型。9JK触发器具有置1、清0、 和 四种逻辑功能。10具有3个触发器的二进制计数器，它有 种技术状态。11将单稳态触发器的定时电容C调小，将使输出脉冲宽度 （变宽或变窄）。12多谐振荡器有 个稳定状态。13在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的改变有先有后，这种计数器称为 。14能够将模拟量转换成数字量的器件称为 。二、将下列逻辑函数化简成最简与或式（每题6分，共18分）12.3.三分析下面电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。（12分）四、分析下图的逻

20、辑功能，写出电路的驱动方程、状态方程和输出方程。画出电路的状态转换图，检查电路能否自启动。（14分）五试用4位同步二进制计数器74LS161接成13进制计数器，标出输入、输出端。可以附加必要的门电路。（16分）一、填空题(每题1分，共20分)1、逻辑变量之间基本逻辑关系有 与 、 或 和 非 。2、 111110 76 3、输出高电平有效的译码器应于共 阴 极LED数码管匹配，输出低电平有效的译码器应于共 阳 极LED数码管匹配。4、的存储器共有 5 条地址线和 8 条数据线。5、CMOS逻辑门是 单 极型门电路，而TTL逻辑门是 双 极型门电路。6、A/D转换电路将模拟信号转换成数字信号时，需要经过 抽样 、 保持 、 量化 和 编码 四个步骤。7、555定时器由五部分组成，分别是 分压器 、比较器、基本RS 触发器、和晶体管开 、输出缓冲器 。 二、化简题（每题5分，共15分）1、用公式法化简 答案： 2、用卡诺图化简3、用卡诺图化简，其约束