第三章 存储器ppt课件

1、3.1 概述概述 通过前面章节的讨论，我们对存储器通过前面章节的讨论，我们对存储器的功能已经有了初步的了解。有了存储器，的功能已经有了初步的了解。有了存储器，计算机才具有记忆功能，从而实现程序存计算机才具有记忆功能，从而实现程序存储，使计算机能够自动高速地进行各种复储，使计算机能够自动高速地进行各种复杂的运算。存储器系统是微机系统中重要杂的运算。存储器系统是微机系统中重要的分系统。的分系统。 外存储器是CPU通过I/O接口电路才能访问的存储器，其特点是存储容量大、速度较低，又称海量存储器或二级存储器。外存储器用来存放当前暂时不用的程序和数据。CPU不能直接用指令对外存储器进行读/写操作，如要执

2、行外存储器存放的程序，必须先将该程序由外存储器调入内存储器。在微机中常用硬磁盘、软磁盘和磁带作为外存储器。 只读存储器指机器运行期间只能读出信息，而不能写入信息的存储器。RAM是随机存取存储器的意思，“随机存取含意是指对存储器任何一个单元中信息的存取时间与其所在位置无关。它是相对于“顺序存取而言的。对顺序存取或串行存取的存储器如磁带），必须按顺序访问各单元，即信息的存取时间与其所在位置有关。对内存储器而言，随机存取存储器和读写存储器是一回事，读写存储器的英文缩写应为RWM(Read Write Momery)。由于拼读困难，都称作RAM。 掩模式ROM简称ROM）、可编程只读存储器PROMPr

3、ogrammale ROM和可擦可编程只读存储器EPROMErasable Programmable ROM）。只读存储器电路比RAM简单，故集成度高，成本也低。其最大优点是所存信息能长期保存，当电源断电时，ROM中的信息不会消失，通电后立即可以使用，是非易失性的。因而，通常用ROM存放引导装入程序，系统每次加电立即进入ROM区的程序，在执行引导装入程序时把存在磁盘或其它外存储器上的程序和数据装入内存并启动其它程序运行。ROM还可以存放一些不需改变的其它程序和数据。 半导体存储器的制造工艺多种多样。根据工艺不同，半导体存储器又分为双极型TTL逻辑、发射极耦合ECL逻辑、 NMOS、 CMOS、

4、 HMOS等几种存储电路形式。 存储器存储的字节数常常很大，如16384、32768、65 536，为了表示方便，常常以 1024 为 1 K，以KB为存储容量的单位，这样上述 3 个存储器的存储容量可分别表示为16 KB、32 KB和64 KB。 3） 可靠性 可靠性是指存储器对电磁场及温度等变化的抗干扰性， 半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。 一般为半导体存储器，一般为半导体存储器，也称为短期存储器；也称为短期存储器； 解决读写速度问题；解决读写速度问题； 包括磁盘中期存储包括磁盘中期存储器）、磁带、光盘长期器）、磁带、光盘长期存储等；存储等；

5、 解决存储容量问题；解决存储容量问题； 微机系统中存储器采用分级体系结构的根本目的微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。是为了协调速度、容量、成本三者之间的矛盾。寄存器寄存器 Cache 主存主存 辅存辅存CPU内部高内部高速电子线路速电子线路(如触发器如触发器)一级：在一级：在CPU内部内部二级：在二级：在CPU外部外部 一般为静态随一般为静态随机存储器机存储器SRAM。一般用动态随机存储器一般用动态随机存储器DRAM存放临存放临时数据，而用闪速存储器时数据，而用闪速存储器FLASH存放存放固化的程序和数据即固件固化的程序和数据即固件firewa

6、re）磁盘、磁带、磁盘、磁带、光盘等光盘等其中：其中：cache-主存结构解决高速度与低成本的矛盾；主存结构解决高速度与低成本的矛盾；主存主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾；辅存结构利用虚拟存储器解决大容量与低成本的矛盾；只有主存内存占只有主存内存占用用CPU的地址空间的地址空间256KB RAM( (系系统统板板) )384KB RAM( (扩扩展展板板) )128KB RAM保保留留( (包包括括显显存存) )192KB ROM( (扩扩展展板板) )24KB ROM( (系系统统板板，可可扩扩展展) )32KB ROM(BASIC解解释释程程序序)8KB ROM(BIO

7、S)00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HFFFFFHFE000H640KB常规内存常规内存128KB保留保留RAM256KBROM T1和和T2组成一个双稳态组成一个双稳态触发器，用于保存数据。触发器，用于保存数据。T3和和T4为负载管。为负载管。 如如A点为数据点为数据D，则，则B点点为数据为数据D。T1T2ABT3T4+5VT5T6 行选择线有效高电行选择线有效高电 平平时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O

8、 列选择线有效高电列选择线有效高电 平平时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。 SRAM6264引线图 6264真值表 SRAM6116引线图 3.2.2 存储器访问周期的时序 SRAM6264数据读出波形 对于读操作而言， 输出数据有效后不能立即改变地址输入信号而开始另一次读操作。 这是因为在下一次存储器操作之前，器件需要一定的时间来完成内部操作，这段时间叫作读恢复时间。存取时间和读恢复时间之和叫作存储器读周期时间。 从一次读操作的开头到下一个存储器周期开始之间的时间不应小于存储器读周期时间。 数据输入的时序要求不

9、太严格，只要在整个写周期中保持稳定即可。但对于写脉冲却有两个严格的时序要求：地址建立时间和写脉冲宽度。地址建立时间就是地址状态达到稳定的时间，在经过这段时间之后才能加入写脉冲。图 （b中，地址建立时间是A点和B点之间的那段时间。写脉冲宽度定义为写脉冲必须保持有效低电平状态的那段时间。写周期时间是A点和D点之间的那段时间，是地址稳定时间、 脉冲宽度及写恢复时间之和。有些存储器器件的读写恢复时间可以为零。 这里要注意，上述存取时间和读写周期时间是存储器器件本身的最小时序要求。由于I/O控制逻辑、系统总线逻辑和存储器接口逻辑均会造成延时，所以从整个存储系统来考虑存取时间和读、写周期时间还要长。 与上

10、面介绍的静态RAM相似，动态RAM存储器器件内的基本存储电路也是按行和列组成矩阵的，基本区别在于存储电路不同。与静态RAM中信息的存储方式不同，动态RAM是利用MOS管栅源间的极间电容来存储信息的。当电容充有电荷时，称存储的信息为 1；电容上没有电荷时，称存储的信息为 0。由于电容上存储的电荷不能长时间保存，总会泄漏， 因此必须定时地给电容补充电荷，这称为“刷新或“再生”。行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O电容上存有电荷时，表示存储电容上存有电荷时，表示存储数据数据A为逻辑为逻辑1；行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；列选择线

11、有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新；据丢失，必须定时进行刷新；动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器 DRAM2164引线图 Intel2164为64K1动态RAM，采用HMOS工艺，单管动态基本存储电路，单一的+5V电源，最大的工作/维持功耗为150/110mW，所有的输入、输出引脚都与TTL电路兼容，2164共有16个引脚。它的地址码的输入和控制方式不同于前面

12、讨论的静态RAM。2164是64K1 的芯片，要有16位地址码对其控制，所以芯片本应有16个引脚作为地址线，但实际上只有8个引脚用作地址引线。为了实现 16 位地址控制，采用分时技术将16位地址码分两次从8条地址引线上送入芯片内部，而在片内设置两个8位锁存器，分别称为行锁存器和列锁存器。16位地址码也分成行地址低8位地址和列地址高8位地址），在两次输入后分别寄存在行锁存器内和列锁存器内。基本存储电路也按行和列排成 256256的存储矩阵。 地址选择操作是这样的：由行地址选通信号RAS把先出现的8位地址送到行地址锁存器，由随后出现的列地址选通信号CAS把后出现的 8位地址送到列地址锁存器。行译码

13、器和列译码器把存于行锁存器和列锁存器的地址码分别译码，形成 256条行选择线和256条列选择线，对256256存储矩阵进行选址。 读写操作时：当全部地址码输入后，256行中必有一行被选中，这一行中的256个基本存储电路的信息都被选通到各自的读出放大器，在那里每个基本存储电路存储的逻辑电平都被鉴别、放大和刷新。列译码器的作用是选通256个读出放大器中的一个，从而唯一地确定欲读/写的基本存储电路。并将被选中的基本存储电路通过读出放大器、I/O控制门与输入数据锁存器或输出数据锁存器及缓冲器相连，以便完成对该基本存储电路的读/写操作。 DRAM2164的读出过程 DRAM2164的写入过程 读出与写入

14、操作是由写允许信号WE控制的，WE当 为高电平时，进行读操作，数据从引脚DOUT输出；当WE为低电平时，进行写操作，数据从 DIN 引脚输入并锁存于输入锁存器中，再写入选定的基本存储电路。三态数据输出端受CAS信号控制而与RAS信号无关。 对2164DRAM的刷新方法是对256行逐行进行选择，同时行选通信号RAS加低电平，但列选通信号CAS为高电平。 这样，虽然对基本存储电路进行了读操作，把一行中 256 个基本存储电路存储的信息被选通到各自的读出放大器进行放大锁存，但不进行列选择，没有真正的输出，而是把锁存的信息再写回原来的基本存储电路，实现刷新。 ROM的特点是其内容一旦设定就不能改变，至

15、少不借助于特别的设备是不能改变的。由于它的结构比较简单不需写入电路），所以位密度高。ROM是非易失性存储器，而且十分可靠。因此大部分存储器系统既含有RAM模块，又含有ROM模块。一般在ROM中存放诸如引导装入程序和不变的数据表之类的信息。有时用ROM存入常驻监控程序和操作系统的其它适当部分这样可省去引导装入程序），甚至可存放永久性的语言解释程序。 ROM中内容的建立过程有时称为编程，但与后几章中产生指令序列的过程不是一回事。按内容的设定方式，ROM基本上分为 3 种类型。 第1类ROM，其中的内容是在厂家制造时采用掩模操作或称掩模编程而建立的，用户无法改变这种ROM器件中的内容，这类ROM称为

16、掩模ROM，简称ROM。第2类ROM中的内容是由用户根据需要借助于专门的设备来建立的，这类ROM称为可编程只读存储器PROM）。如同掩模编程的ROM一样，PROM一旦编程后，其中的内容就再也不能改变了。第3 类ROM不仅可由用户编程，而且还可以用特殊的设备擦除其中的内容并重复编程多次，它们被称为可擦可编程只读存储器EPROM）。根据擦去信息的方式不同，EPROM分为紫外线擦除EPROM简称EPROM和电擦除的EPROMElectrically EPROM两种，后者简称EEPROM即E2PROM）。EEPROM用电信号擦除信息的时间为若干毫秒，比紫外线擦除信息的时间短得多。EEPROM的主要优点

17、是可按字节进行擦除和重新编程。 本节介绍掩模ROM、 PROM和EPROM的基本原理。 3.4.1 掩模只读存储器ROM 掩模只读存储器的基本组成原理可用下图给出的44 MOSROM来说明。地址输入端A0和A1经译码后输出4条行选择线，我们称为字线。每条字线选中一个字，而每个字的4 位由列线输出，列线称为位线。这种结构称为字位结构，即行线决定字，列线决定位。在字线W0W3和位线B0B3之间根据字的内容需要跨接MOS管，如该位的信息为0，则跨接MOS管；如该位的信息为1，则不跨接MOS管。这样，就构成了一个简单的ROM。在进行读出操作时，根据地址码A1A0状态译码后，对应字线为高电平，与该字线相

18、连的MOS管导通，相应位线为低电平，其它位线输出高电平。 由于这种ROM中字线和位线之间是否跨接MOS管是根据存储内容在制造时的“掩模工艺过程来决定的，所以称为掩模ROM。 这种ROM制造完毕后用户不能更改所存信息。至于存储矩阵的内部结构，除上面介绍的字位结构外，还有类似于RAM中双译码或复合译码结构，这里不再说明。 3.4.2 可编程只读存储器PROM 可编程只读存储器PROM的基本存储电路为一个晶体管。 这里仍以字位结构进行说明。晶体管的集电极接VCC，它的基极连接字线，发射极通过一个熔丝与位线相连，如下图所示 。基本存储电路制造时，每条字线与所有位线之间都跨接一个带熔丝的双极性晶体管，就

19、构成了可编程只读存储器PROM。用户编程时，输入地址码，通过地址译码，选择相应的字线呈高电平，同时，若要写入信息0，则将相应位线送上低电平，于是管子导通，只要适当控制导通电流的强弱，可将熔丝烧断； 若要写入1，则将相应位线送上高电平，于是管子截止，熔丝不被烧断。这样可按地址完成字的内容写入。 读出操作时，首先给定地址，通过地址译码器使相应字线呈高电平，从而选定该单元的各位。若某一位晶体管熔丝没有断，则位线被拉到VCC高电平，读出信息为 1；如果熔丝被烧断，则位线仍为低电平，读出信息为 0。 很显然，熔丝在编程时一旦被烧断后，不能再复原。因而，这种PROM用户只能进行一次编程。 3.4.3 可擦

20、可编程只读存储器EPROM 紫外线擦除EPROM的基本存储电路由一个浮置栅雪崩注入MOSFAMOS管和一个普通MOS管串联组成，如下图所示。图中FAMOS管作为存储器件用，而另一个MOS管则作为地址选择用，它的栅极受字线控制，漏极接位线并经负载管到电源VCC。 所以字线被选中所以字线被选中为高电平时，位线也为高电平时，位线也输出高电平。如采用输出高电平。如采用这样的基本存储电路这样的基本存储电路组成存储矩阵，可以组成存储矩阵，可以认为它存储的信息全认为它存储的信息全都为都为 1。 P沟道FAMOS管结构 在EPROM存储器芯片上方有一个石英玻璃窗口，当用紫外线照射这个窗口时，所有基本存储电路的

21、浮置栅上的电荷会形成光电流泄漏掉，使电路恢复初始状态，从而把写入的信息擦除。 这样就可以对其再次编程。 这样的EPROM芯片常用的有27081K8）、27162 K8）、27324K8）、27648K8）、 2712816 K8）、 2725632K8和 2751264K8），还有各种容量的CMOS EPROM，如27C648K8）、27C25632K8）、27C51264K8）、27C010128K8）、27C020256K8和 27C040512K8等。编程高压有 12.5V, 21V和25V，各种芯片的编程规范和工作速度也差别较大，应用时应参照有关厂家提供的技术资料，借助专门的编程器可方

22、便地完成对EPROM的编程。 紫外线擦除EPROM的时间较长， 并且不能只擦除个别单元的信息。 近几年来，电可改写的可编程只读存储器E2PROM已被广泛应用。其主要特点是能在应用系统中进行在线读写，并可按字节进行擦除和改写。 E2PROM除了并行传送数据芯片外，还有各种容量串行传送数据芯片。串行E2PROM具有体积小、成本低、电路连接简单、占用系统地址线和数据线少等优点，但数据传送速度较慢。A12A0，13根地址线，输入，与系统地址总线相连。根地址线，输入，与系统地址总线相连。D7D7D0 D0 数据线，数据线，8 8位，双向，编程时位，双向，编程时做数据输入线，读出时做数据输出线，做数据输入

23、线，读出时做数据输出线，与数据总线相连。与数据总线相连。CE 片选允许信号端功能同片选允许信号端功能同CS），），输入，低电平有效，与地址译码器输入，低电平有效，与地址译码器输出端相连。输出端相连。 OE OE 输出允许信号端，输入，低电输出允许信号端，输入，低电平有效，与总线读信号平有效，与总线读信号RDRD相连。相连。 PGM PGM 编程脉冲控制端，输入，低电编程脉冲控制端，输入，低电平有效，与编程控制信号相连。平有效，与编程控制信号相连。 27642764有有4 4种工作方式：读方式、编程方式、检验方式和备用方式。种工作方式：读方式、编程方式、检验方式和备用方式。 CEOEPGM特点：

24、特点：1、使内部存储信息在不加电的情况下保持、使内部存储信息在不加电的情况下保持10年左右。年左右。2、可以用比较快的速度将信息擦除以后重写，、可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可以实现分块擦除和重反复擦写达几十万次，可以实现分块擦除和重写，也可以按字节擦除与重写。还具有非易失写，也可以按字节擦除与重写。还具有非易失性，可靠性能好，速度快以及容量大等许多优性，可靠性能好，速度快以及容量大等许多优点。点。1CPU总线的负载能力总线的负载能力CPU的地址、数据及控制总线的直流负载的地址、数据及控制总线的直流负载一般能带一般能带1个或几个个或几个TTL负载。半导体存储器负载。

25、半导体存储器基本上是由基本上是由MOS器件组成，直流负载很小，器件组成，直流负载很小，一般在很小的计算机系统中，例如单片机应用一般在很小的计算机系统中，例如单片机应用系统，系统，CPU可以直接与存储器芯片相连接。可以直接与存储器芯片相连接。除此之外，为了减轻除此之外，为了减轻CPU的负载，增强系统的负载，增强系统的可靠性，一般要采用总线驱动隔离措施，对的可靠性，一般要采用总线驱动隔离措施，对于数据总线要采用双向驱动，对于地址总线与于数据总线要采用双向驱动，对于地址总线与控制总线则要加上单向驱动，将驱动器的输出控制总线则要加上单向驱动，将驱动器的输出连至存储器或其他电路。连至存储器或其他电路。

26、3.5.1 几点考虑几点考虑2 2CPUCPU的时序与存储器存取速度之间的配合的时序与存储器存取速度之间的配合 高速CPU与低速存储器之间的速度如果不匹配，应在CPU访问存储器的周期内插入等待脉冲TW 。3 3存储器结构的选定存储器结构的选定由于CPU的数据线有8、16、32、64位等几类，相应存储器的结构分为单体、2体、4体、8体等，存储器结构的选定是指CPU与存储器连接时，存储器是单体结构还是多体结构。 4 4片选信号及行、列地址产生机制片选信号及行、列地址产生机制 由于存储器芯片的容量是有限的，微机中存储器的总容量一般远大于存储器芯片的容量，因而，存储器往往由多片存储器芯片组成，在CPU

27、与存储器芯片之间必须设有片选择译码电路，一般由CPU的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址 。存储芯片存储芯片存储模块存储模块存储体存储体 进行位扩展进行位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行字扩展进行字扩展 以满足总容量以满足总容量的要求的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 64K64K* *1 1I/OI/O64K64K* *1 1I/OI/O64K64K* *1 1I/OI/O64K64K* *1 1I/OI/O64K64K* *1 1I/OI/O64K64K* *1 1I

28、/OI/O64K64K* *1 1I/OI/O64K64K* *1 1I/OI/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列位线扩展形模块的地址线和控制线，而各芯片的数据线并列位线扩展形成整个模块的数据线成整个模块的数据线8bit宽度）。宽度）。 A 0 A15R/WCS等效为等效为64K*8A 0 A15D0 D7R/WCS 如果存储器的容量要求是如果存储器的容量要求是4K8bit，而我们只有，而我们只有静态

29、随机存取存储器静态随机存取存储器21414K1bit满足不了满足不了8位的位的字长要求，此时就需要字长要求，此时就需要8片片2141进行位扩展，由进行位扩展，由1位扩位扩展为展为8位来满足要求。位来满足要求。 如果存储器的容量要求是如果存储器的容量要求是1K8bit，而我们只有静，而我们只有静态随机存取存储器态随机存取存储器21141K4bit同样满足不了同样满足不了8位位的字长要求，此时就需要的字长要求，此时就需要2片片2114进行位扩展，由进行位扩展，由4位扩位扩展为展为8位来满足要求。位来满足要求。用用8K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器D0 D764K64K*

30、*1 1D07D0764K64K* *1 1D07D0764K64K* *1 1D07D0764K64K* *1 1D07D0764K64K* *1 1D07D0764K64K* *1 1D07D0764K64K* *1 1D07D07CS1 CS1 8K8K* *8 8D07D07CS 3-8译译码码器器Y0Y1Y7A 13 A 14 A 15 进行字扩展时，模块中所有芯片的地址线、控制线和数据进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线线互连形成整个模块的低位地址线、控制线和数据线 ， CPU的的高位地址线扩展的字线被用来译码以形成对各个

31、芯片的选择高位地址线扩展的字线被用来译码以形成对各个芯片的选择线线 片选线片选线 。 A 0 A12R/W64K*8A 0 A15D0 D7R/WCS等效为等效为 如果存储器的容量要求是如果存储器的容量要求是16K8bit，而我们只有，而我们只有只读存取存储器只读存取存储器EPROM27648K8bit同样满足不同样满足不了容量要求，此时就需要了容量要求，此时就需要2片片2764进行位扩展，由进行位扩展，由8K存储单元扩展为存储单元扩展为16K存储单元来满足要求。存储单元来满足要求。16K*416K*4D0 D3D4 D716K*416K*416K*416K*416K*416K*4 首先对首先

32、对芯片分组进芯片分组进行位扩展，行位扩展，以实现按字以实现按字节编址；节编址； 其次设其次设计个芯片组计个芯片组的片选进行的片选进行字扩展，以字扩展，以满足容量要满足容量要求；求；64K*8A 0 A15D0 D7R/WCS等效为等效为A0 A13R/W24译码器译码器A 15A14CS 如果存储器的容量要求是如果存储器的容量要求是2K8bit，而我们只有，而我们只有21141K4bit），这样既满足不了字长要求也满足），这样既满足不了字长要求也满足不了容量要求，此时就需要不了容量要求，此时就需要4片片2114进行位扩展和字扩进行位扩展和字扩展。展。考虑：若要求扩展考虑：若要求扩展64K容量的

33、内存，以下几种选择哪种最优？容量的内存，以下几种选择哪种最优？ 64K1的芯片数量的芯片数量N=(64K8)/(64K1)=18片片;需位扩展需位扩展 8K8的芯片数量的芯片数量N=(64K8)/(8K8)=81片；需字扩展片；需字扩展 16K4的芯片数量的芯片数量N=(64K8)/(16K4)=42片；需字位扩片；需字位扩展展芯片的种类和数量应越少越好；在芯片数量相同的芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。情况下应考虑总线的负载能力和系统连接的复杂性。从总线负载和系统连接来看，第二种选择最好。从总线负载和系统连接来看，第二种选择最好。另外，

34、如果系统中数据总线的宽度大于另外，如果系统中数据总线的宽度大于8bit，如第，如第二章中所述的二章中所述的8086微处理器系统，为了能同时进行微处理器系统，为了能同时进行8位和位和16位操作，还应该设计高位库和低位库。位操作，还应该设计高位库和低位库。 即根据选定存储芯片的特点确定其字位扩展方式：即根据选定存储芯片的特点确定其字位扩展方式：通常各存储芯片上的地址线及读写控制线均互连，而通常各存储芯片上的地址线及读写控制线均互连，而数据线和片选线的连接方式需根据具体情况确定。数据线和片选线的连接方式需根据具体情况确定。设计较大容量存储器时宜选用容量为设计较大容量存储器时宜选用容量为N1的存储的存

35、储芯片进行位扩展，而不选用字扩展，为什么？芯片进行位扩展，而不选用字扩展，为什么？地址总线的低位地址线直接与各存储芯片的地址线连接。所地址总线的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目需低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。地址总线余下的高位地址线经译码后，做各存储芯片的片选。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常通常M/IO信号也参与片选译码信号也参与片选译码 CPU与存储器连接包括地址总线、数据总线、控与存储器连接包括地址总线、数据总线、控制总线的连接。制总线的连接。1地址译码器地址译码器 单片的存储器芯片其容量是有

36、限，微型计算机系统的存储器单片的存储器芯片其容量是有限，微型计算机系统的存储器系统一般是由多片存储器组成。系统一般是由多片存储器组成。CPU要对存储器进行读写，首要对存储器进行读写，首先要对存储芯片进行片选，之后从被选中的存储芯片中选择所先要对存储芯片进行片选，之后从被选中的存储芯片中选择所要读写的存储单元。片选是通过地址译码来实现的，译码的方要读写的存储单元。片选是通过地址译码来实现的，译码的方法可以通过逻辑电路来进行译码，也可以利用译码器进行译码。法可以通过逻辑电路来进行译码，也可以利用译码器进行译码。利用译码器进行译码使电路简单易懂。常用译码器有利用译码器进行译码使电路简单易懂。常用译码

37、器有2/4译码器译码器和和3/8译码器。译码器。表表3.9 74LS138的功能表的功能表P77二、片选信号可以采用线译码、部分译码和全译码等三种方二、片选信号可以采用线译码、部分译码和全译码等三种方式或三种方式的组合来实现。式或三种方式的组合来实现。u 线译码线译码u 部分译码部分译码u 全译码全译码每组芯片使用一根地址线作片选；每组芯片使用一根地址线作片选；只有部分高位地址线参与译码形成片选信号；只有部分高位地址线参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；地址信号不完全确地址信号不完全确定，所以存在地址定，所以存在地址重叠问题，浪费寻

38、重叠问题，浪费寻址空间，并可能导址空间，并可能导致误操作；致误操作；扩展存储器共需要扩展存储器共需要8K8的存储芯片数量的存储芯片数量N(32K8)/ (8K8)=41片片全译码方式下，系统的每一条地址线都应该参与译码。设该扩全译码方式下，系统的每一条地址线都应该参与译码。设该扩展存储器占用展存储器占用0C0000H开始的一段连续地址空间，则可用下表开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：表示系统地址信号与各芯片所占地址空间的关系：0000000000000 1111111111111从该表中可以看出：从该表中可以看出： 低位地址线低位地址线A12A0应直

39、接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元； 次高位地址线次高位地址线A14、A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用作片选信号有效可用作片选信号有效的使能控制；的使能控制；D0 D7A 0 A128K*8D078K*8D078K*8D07CS1 8K*8D07用门电路完成片选译用门电路完成片选译码，电路结构看起来比码，电路结构看起来比较复杂。较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W用译码器代替门电路用译码器代替门电路完成

40、片选译码，电路工完成片选译码，电路工作稳定，结构简练。作稳定，结构简练。24译码器译码器CSR/WD0 D7A 0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07与全译码方式的唯一区别是：系统最高段地址信号（与全译码方式的唯一区别是：系统最高段地址信号（ A19A15 ）不参与片选译码，即这几位地址信号可以为任何值。）不参与片选译码，即这几位地址信号可以为任何值。共占用共占用25组地组地址址110001100011000造成造成地址地址空间空间的重的重叠叠4个片选信号必须使用个片选信号必须使用4根地址线，电路

41、结构简单，缺点是：根地址线，电路结构简单，缺点是： 系统必须保证系统必须保证A16A13不能同时为有效低电平；不能同时为有效低电平； 同部分译码法一样，因为最高段地址信号（同部分译码法一样，因为最高段地址信号（ A19 A17） 不参与译码，也存在地址重叠问题；不参与译码，也存在地址重叠问题；A13 A16A14 A15考虑：试写出各芯片占用的地址空间。考虑：试写出各芯片占用的地址空间。R/WD0 D7A 0 A128K*8D078K*8D078K*8D07CS1 8K*8D07第一片第一片 A19A13=1000 000，地址范围是，地址范围是 80000H81FFFH第二片第二片 A19A

42、13=1000 001，地址范围是，地址范围是 82000H83FFFH第三片第三片 A19A13=1000 010，地址范围是，地址范围是 84000H85FFFH第四片第四片 A19A13=1000 011，地址范围是，地址范围是 86000H87FFFH第一片第一片A18=0，A19A13=1000 000，地址范围是，地址范围是 80000H81FFFH第一片第一片A18=1，A19A13=1100 000，地址范围是，地址范围是 C0000HC1FFFH第二片第二片A18=0，A19A13=1000 001，地址范围是，地址范围是 82000H83FFFH第二片第二片A18=1，A19A13=1100 001，地址范围是，地址范围是 C2000HC3FFFH第三片第三片A18=0，A19A13=1000 010