数字电子技术复习题(2)

1、.数字电子技术综合复习资料一、单项选择题1在下列各图中，同或逻辑Z 对应的逻辑图是。A.&ZB.1ZC. 1ZD.=1Z2. 逻辑表达式A（B+C ）=AB+AC的对偶式是。A.A BC( AB)(A C )B.A+BC= （A+B ）（ A+C ）C.AB+AC=A （B+C ）D.AB C( AB)( AC )3如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为。A 0B. 1C. 00110101D. 其它4. 三态门有一使能控制端，当使能端为无效电平时，正确的是。A. 输出端为高阻态B . 输出端为高电平C. 输出端为低电平D. 输出与输入间有正常的逻辑关系5用四选

2、一数据选择器实现函数 Y=AA0AA，应使。110A. D0=D2=0， D1=D3 =1B. D0=D2=1， D1=D3 =0C. D0=D1=0， D2=D3 =1D. D0=D1=1， D2=D3 =06有一个与非门构成的基本触发器，欲使其输出状态保持原态不变，其输入信号应为。. B. . . 7. 若 用 J K 触 发 器 来 实 现 状 态 方 程 为 Qn 1AQnAB，则 J、K端的驱动方程为。A. J=AB， K= ABB. J =AB， K=ABC.J=AB， K=ABD. J= AB， K=AB8一个8421BCD码十进制计数器，设其初态Q3 Q2 Q1 Q0= 0 0

3、 1 1 ， 输 入 的 时 钟 脉 冲 频 率 f = 1 k Hz 。试 问 在 1 0 0 ms 时 间 后 ， 计 数 器 的 状 态 为。A 0010；B 0011；C 0111D. 01 109欲将容量为1K4 的 RAM扩展为4K4，则需要控制各片选端的辅助译码器的输出端数为。A.1B.2C.4D.810一个 8 位 A/D 转换器，若所转换的最大模拟电压为5V，当输入 2V 电压时，其输出的数字量为。A 00111001B 01100110C10011001D0101001011一个 7 位二进制加法计数器，如果输入脉冲频率f=256kHz ，试求此计数器最高位触发器输出脉冲频

4、率为_。A 32kHz；B 2kHz ；C 128 kHzD 256kHz12用 n 个触发器构成计数器，可得到的最大计数长度（模值）为_。A.nB. 2nC. n 2D.2n13由 555 定时器构成的施密特触发器如图所示，该电路的回差电压为V。5V.8463uoui254V1.A 5B4C2 D5/314设 F=AB+ C D ，则它的反函数是 _。A.F =（A+B）（ CD ）B.F =（AB ）（C+D ）C.F= A B?CDD.以上都不正确15能使逻辑函数均为1 的输入变量组合是 _。A. 1101，0001，0100，1000B. 1100，1110，1010，1011C.11

5、10，0110，0111， 1111D. 1111，1001， 1010，0000二、单项选择题，请将正确答案的题号填入相应的横线上。1.F=A(AB) 的值是。A.BB. AC.ABD.A B2.ABC =。A.ABCB.ABCC.A?B?CD. ABC3设 S1 S 0 为四选一数据选择器的地址输入端，X 0 X 3为数据输入端， Y 为数据输出端，则 Y=。A. S 1 S 0X 0+S 1S0X1+S1 S 0X 2 +S1S0X 3B. S1 S 0X3+ S 1S0X2+S1 S 0X1+S1S0X0C. S1S0X0+S1 S 0X1+S 1S 0X2 +S1S0X3D. S 1

6、 S 0X+ S 1S0X+S1 S 0X+S1S0X 04如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为。A 0B1C 00110101D其它5 在图示的 TTL 门电路中，要求实现下列规定的逻辑功能时，其连接没有错误的是。L1AB CDL2 ABL3AB C+V CCR PVCCA&1A&BCL1=1L3BA&L 2BC &D.6. F1= ABCABC ABC AB ，F2=AB B(AC ) , 它们之间的关系是 _。A. F1= F2B. F1= F2C. F1= F 2D.F1F27、逻辑函数 F=A+BC （ A+B ），当 ABC 的取值为 _时， F=

7、1。A 000B 011C 101D1118如图所示电路中硅三极管的+12V输出电压为 _V。RC1k A 12B6+6VRBVOui50kC6.7D0.39如图所示电路均为 TTL 电路，假设电路参数合理，则可以正常工作的是_。VCCVCCVCCVCC&RCCRCRCRRB&RB&RB&AB CD 1 0 现在要用一个四位二进制加法器实现余三码到8421BCD 码的转换，将 A3 A2A 1A 0 端与余三码相连接， CI 接“ 0”，则在 B3B2 B1 B0端加上二进制数便可。A1100B1101C0011D 101111.下面逻辑式中，正确的是。A.A （A+B ）=BB.A（ A+B

8、 ）=AC.A（ A+B ）=ABD.A （A+B ）=A+B12 对 于 TTL与非门闲置输入端的处理，不可以。A.接电源B. 通 过 电 阻 3 k 接 电 源C.接地D.与有用输入端并联13逻辑状态表如下所示，能实现该功能的逻辑部件是_。A 十进制译码器B 二进制译码器C 二进制编码器 D十进制编码器输入输出BAY0Y1Y2Y300100001010010001011000114一位码译码器的数据输入线与译码器输出线组合是。. ：. ：. ：.：.15下列表达式对应的电路不存在竞争冒险的是。A LABBCB L(B C)( BA)C LABBC ACD LAC ABAC三、填空题 1。1

9、、（62） 10 （ _）22、十进制数 13 的反码为 _。3、函数的最简与或式为_。4、三态门（ TS 门）的输出状态除了高电平或低电平两种状态外，还有第三状态是。5、对 25 个信号进行编码，则转换成的二进制代码至少应有_ 位。6、图示电路中，三极管工作在饱和状态，其CE 间的输出电压约等于v 。7、时序电路中所有触发器的状态变化是在同一时钟脉冲控制下同时发生，这种时序电路称为_ 。8、在组合逻辑电路中，若出现F= A A ，则有可能产生 _型冒险。9、由 555 定时器构成的单稳态电路中，给定外围的定时元器件R1K， C0.1uF，则暂稳态的持续时间是_毫秒。10、8 位 A/D 转换

10、器，若所转换的最大模拟电压为5V，当输入 2V 电压时，其输出的数字量为。11、 25= （）2。12、（ 43）10 =（）8421 。13、最小项 AB CD 的相邻项有个。1154、编码器有10 个输入，则输出应有位。、Z 的脉冲信号分频为 100 H Z ，应选用16、欲将 1kH进制计数器。逻辑个触发器。17、若需要每输入 240 个脉冲分频器能输出一个脉冲，则由二进制加计数器构成的分频器至少需要函根地址线。18、一个 16 KB 的 RAM ，具有数19、由 555 定时器构成的施密特触发器如图所示，该电路的回差电压为V。F+(AB) ，欲使 F=1，则 A 、B 取值为。5V84

11、63uo.ui254V120、（ 22）10 =（）2。21、（ 9）补码 = （）。22、n 个变量可以构成个最小项。.23、 若偶数个 1 相异或，其结果为。n1。24、D 触发器的次态方程是 Q=四、填空题 21、十进制数 (14)10 的 8421BCD 编码为。2、逻辑代数 1+1+1=。3、 L=AC+BC ，其与非与非表达式为。4、三态门的三个状态分别是1、0、。5、某二进制代码是 11011，若加入一位偶校验码，则该校验位是。6、对于 JK 触发器，若 K= J ，则可完成触发器的功能。7、给定周期为 1ms 的脉冲信号，将其分频为50 Hz 的信号，则应选用 _进制计数器。8

12、、不考虑溢出，欲将一个存放在移位寄存器中的二进制数除以8，需要个移位脉冲。9、一个 16 KB 的 RAM ，具有根地址线。10、555 定时器可以构成多种脉冲电路，其中可以用于定时的电路是。11、（43）10 =（）2 。12、将逻辑函数 F=m（0，2， 3， 4，6，7，10，11，14，15），化简为最简与或式结果为。13、三态门的输出状态除了高电平或低电平两种状态外，还有第三状态是。14、若用二进制代码对 48 个字符进行编码，则至少需要位二进制。15、JK 触发器的次态方程是n 1。Q=16、若奇数个 1 相同或，其结果为。17、欲将 32768H Z 的脉冲信号分频为1024 H

13、 Z ，应选用进制计数器。18、一个 16 KB 的 RAM ，具有根数据线。19、采用 74138 级联来构成一个4-16 线译码器，则需要 _片 74138。20、在组合逻辑电路中，若出现F=A+ A ，则有可能产生 _型冒险。n121、D 触发器的次态方程是 Q=_。22、不考虑溢出的情况，欲将一个存放在移位寄存器中的二进制数乘以16，需要个移位脉冲。23、有一个电路需要每输入240个脉冲分频器能输出一个脉冲，则由二进制加法计数器构成的分频器至少需要个触发器。24、若要求 DAC电路的分辨率达到千分之一，则至少应选用_位二进制代码输入的转换 器 。25、一片存储容量为32K8 的只读存储

14、器ROM ，应该具有 _根地址线。五、分析计算题1、一 个 逻 辑 函 数F= m( 2 , 6 , 7 ) 。（1）写出其反函数F1的最小项标准表达式；（2）用代数法将F1化简为最简或与表达式。.2、八路数据选择器构成的电路如图所示，A2、 A1、 A0 为地址码， D 0 D7 为数据输入，写出该电路所实现的函数F的最简逻辑表达式。3、用卡诺图法化简逻辑函数并将最简式变换为与非与非的形式。4、分析图示逻辑电路。（写出逻辑函数Y；列出真值表；说明该电路的逻辑功能）D 0& 1D 1&D 21&D 3&YS11S015、分析电路的模为何值，并画出有效循环状态图。&Q 0Q1 Q2Q 3CLDP

15、174LS161CrTCPCPD0 D1 D2 D3100016、分析图示电路的逻辑功能。&A1F&L1B&7、如图所示由数据选择器构成的电路(1)写出电路输出Z 的表达式；(2)求出 Z 的最简与或表达式。.F( A、B 、C、 D)m2,3,6 7 8 9 12 13为最简与或式，将最简式变换为与非形式。8、化简逻辑函数，9、试分析如图所示逻辑电路，分别写出L1 和 L2 的最简与或式。A=1B=1L 1C& L 2&六、逻辑电路 设计题1、试用译码器74138 和适当的门电路实现逻辑函数：L=AB+BC+CAY0 Y1 Y2 Y3 Y4 Y5Y6 Y774138 译码器2、用译码器 74

16、LS138 实现 FA B C 。A 0A2 A1S1S2S3Y0Y1Y2Y3Y4Y5Y6Y774LS138译 码A2 A1 A0S1 S2 S33、集成 4 位同步二进制加法计数器74LS161 的功能表如下所示。试用74LS161 设计一个模值为13 的计数器。要求：（1）采用反馈清零法；（ 2）外加门电路要少； （3）写出简要设计步骤； （4）在给定的逻辑图的基础上完成连线和设计。Q0Q1 Q2Q3四位二进制计数器注： C0= Q3 Q2Q1Q0TCP Cr LD P TD 0D1 D2 D3Q0 Q1 Q2 Q3PC 0 0000T74LS161CRCLD10 D0 D1 D2 D3D

17、0 D1 D2 D3P D0 1 10 1保 持D1 D2 D3 11 0保持（ C0=0）111 1计 数4、有一火灾报警系统，设有烟感A 、温感 B 和紫外光感 C 三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或以上的探测器探测出火灾信号时，报警系统方发出报警信号。试用或非门实现产生报警信号的逻辑电路。.七、分析计算题。1、如图所示为PLD 实现的逻辑函数，请写出输出端的逻辑表达式。AB 123F4PLD 电路图2、一个由 3：8 线译码器构成的逻辑电路如图所示，写出逻辑函数F1， F2 的最简逻辑表达式。3、4 位同步二进制计数器74LS161 的构成如下所示计数电路：试分析

18、计数器的模值，并画出其有效的状态循环图。&1Q0Q1Q2Q3P74LS161C1TCRCLDP D0D1D2D310014、化简逻辑函数F( A、 B、C、D )（4，5，13，14，15）（8，9，10，11,12），将最简式变换为与非的形式。5、74LS90 构成如下所示计数电路，试分析计数器的模值，并画出其有效的状态循环图。Q0Q 1Q2Q3CP 174LS90CP 0(1)SSR 01R0291926、卡诺图化简F(A,B,C,D)= m(3,5,7,8,9,10,11)+d(0,1,2,13,14,15)7、试分析如图所示计数电路的模值，并写出其有效的状态循环码。.&.1P Q0Q2

19、Q1Q3 CT74161CRLDCP D0D2D11D3八、逻辑电路 设计题。1、用 8 选 1 MUX 设计一个逻辑电路，实现逻辑函数F=（ 1，2，4，7）。2、请用 4 位同步二进制计数器74LS161 采用置零法设计一个模值为9 的计数器，并画出其有效的状态循环图。Q 0Q 1Q2Q3CP74161TCRCPD 2D3 LDD0 D13、请分别用八选一数据选择器实现逻辑函数F A B CMUXD0D14、请用 4 位同步二进制计数器D2采用置零法设计一个模值为7 的计数器，并画出其有效的状态循环图。74LS161D3D4YQ0Q1 Q2Q3D5PCD6T74LS161CRD7CENLD

20、S2 S1 S0P D0D1 D2D35、试用所示 3 线8 线译码器 74LS138，实现：F1ABCA（ BC）Y0 Y1 Y2 Y3 Y4Y5 Y6 Y7F2（ AC）（ AB C）74LS138译 码A2A1 A0S1S2 S36、请 设计一个多数表决电路。要求A、B、C 三人中只要有两个或两个以上的人同意（采用“1”表示），则决议就能通过（采用“ 1”表示）。但 C 还有决定权，即只要C 同意，即使其他人不同意也能通过。参考答案：一、单项选择题DBAAADBBBBBDCBA二、单项选择题.1、A 2、A3、A4、B5 、B6、A7、 B8、C9、C10、B11、B 12、 C13 、

21、B14、C15 、C三、填空题 1。1、1111102、 100103、14、高阻5、56、0.3V7、同步时序逻辑电路8 、19、1.110、66H11、1100112、0100001113、414、1015、416、1017、818、1419、220、1011021、1011122、2n23、024 、0四、填空题 21、000101002、 13、 AC BC4、高阻5、06、 D7、208、39 、1410、单稳态触发器11、10101112、 CAD13、高阻14、 615、J Qn+ KQ n16、117、3218、819、220、021、D22、423、824、1025、15五、分析计算题1、（1）F = m( 0 ， 1 ， 3 ， 4 ， 5 )（2）答案略2、F = m( 0 ， 4 ， 5 )3、ABD4、4 选 1 MUX5、M=71000100110101011Q3Q2Q1Q01110110111006、 FAABBABAB(AB)ABAB本电路