数字逻辑电路习题集.

1、第一章数字逻辑电路基础一、填空题1、模拟信号的特点是在和上都是变化的。（幅度、时间、连续）2、数字信号的特点是在和上都是变化的。（幅度、时间、不连续）3、数字电路主要研究与信号之间的对应关系。（输出、输入、逻辑）4、用二进制数表示文字、符号等信息的过程称为_。（编码）5、 (11011) 2()10 ， (1110110) 2()8 ， (21)10()2 。（27、 166、10101）6、(101010)2(，() 2，()2 。（ 42、111100、11010111）)10 ( 74) 8(D7)167、最基本的三种逻辑运算是、。（与、或、非）8、逻辑等式三个规则分别是、。（代入、对偶

2、、反演）9、逻辑函数化简的方法主要有化简法和化简法。（公式、卡诺图）10、逻辑函数常用的表示方法有、和。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可）11、任何一个逻辑函数的 是唯一的，但是它的 可有不同的形式，逻辑函数的各种表示方法在本质上是 的，可以互换。（真值表、表达式、一致或相同）12、写出下面逻辑图所表示的逻辑函数 Y= 。（ Y ( A B)C ）13、写出下面逻辑图所表示的逻辑函数Y=。（ Y( AB)( AC ) ）14、半导体二极管具有性，可作为开关元件。（单向导电）15、半导体二极管时，相当于短路；时，相当于开路。（导通、截止）16、半导体三极管作为开关元件

3、时工作在状态和状态。（饱和、截止）二、判断题1、十进制数 74 转换为 8421BCD码应当是 (01110100)8421BCD 。（）2、二进制只可以用来表示数字，不可以用来表示文字和符号等。（）3、十进制转换为二进制的时候，整数部分和小数部分都要采用除2 取余法。（）4、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（）5、证明两个函数是否相等，只要比较它们的真值表是否相同即可。（）6、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。（）7、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称

4、为非。（）8、在全部输入是“ 0”的情况下，函数 YAB 运算的结果是逻辑“ 0”。（ ）9、逻辑变量取值的0 和 1 表示事物相互独立而又联系的两个方面。（）10、在变量 A、B 取值相异时，其逻辑函数值为1，相同时为 0，称为异或运算。（）11、逻辑函数的卡诺图中，相邻最小项可以合并。（）12、对任意一个最小项，只有一组变量取值使得它的值为1. （）13、任意的两个最小项之积恒为0。（）14、半导体二极管因为其有导通、 截止两种工作状态，所以可以作为开关元件使用； 半导体三极管因为其有饱和、截止、放大三种工作状态，所以其不可以作为开关元件使用。 （）15、半导体二极管、三极管、MOS管在数

5、字电路中均可以作为开关元件来使用。（）三、选择题1、下列哪些信号属于数字信号（B）。A、正弦波信号B、时钟脉冲信号C、音频信号D、视频图像信号2、数字电路中的三极管工作在（C）。A、饱和区B、截止区C、饱和区或截止区D、放大区3、十进制整数转换为二进制数一般采用（A）A、除 2 取余法B、除 2 取整法C、除 10 取余法D、除 10 取整法4、将十进制小数转换为二进制数一般采用（B）A、乘2 取余法B、乘2 取整法C、乘10 取余法D、乘10 取整法5、在（ A）的情况下，函数YAB 运算的结果是逻辑“0”A、全部输入是“0”B、任一输入是“0”C、任一输入是“1”D、全部输入是“1”6、在

6、（ B）的情况下，函数YAB 运算的结果是逻辑“1”A、全部输入是“0”B、任一输入是“0”C、任一输入是“1”D、全部输入是“1”7、在（ D）的情况下，函数YAB 运算的结果是逻辑“1”A、全部输入是“0”B、任一输入是“0”C、任一输入是“1”D、全部输入是“1”8、逻辑表达式 ABC（C）A、ABB、ACC、(AB)(AC)D、BC9、逻辑表达式 ABC =（ B）A、ABCB、ABCC、ABCD、ABC10、下列逻辑式中，正确的是（A）A、AAAB、AA0C、AA1D、AA111、下列逻辑式中，正确的是（A）A、AA0 B、 A A1C、AA0D、AA012、逻辑函数式 ABAB A

7、B , 化简后结果是（ C）A 、AB B 、AB ABC、AB D、ABAB13、全部的最小项之和恒为（B）A、0B、1C、0或1D、非0非114、对于四变量逻辑函数，最小项有（D）个A、0B、1C、4D、1615、正逻辑是指（ C）A、高电平用“ 1”表示B、低电平用“ 0”表示C、高电平用“ 1”表示，低电平用“ 0”表示D、高电平用“ 0”表示，低电平用“ 1”表示四、简答题1、数制转换（要求写出必要的计算过程）(10011011)2() 8()16答： 233、 9B2、数制转换（要求写出必要的计算过程）( AE)16()2()8答： 10101110、2563、数制转换（要求写出必

8、要的计算过程）（1）(125)() 2（）(13.375)10()2答：（）（）10211111101 21101.0114、应用逻辑代数运算法则证明下列各式：（1） AB AB ABAB（ 2）A(A B) B(BC)BB证明：（ 1）等式右边ABAB( AB)( A B) ABAB ，得证。（ 2）等式左边ABBBCB ，得证。5、应用逻辑代数运算法则证明下列各式：（1）ABABA（2）ABABACAC1证明：（ 1） 左ABABABABA右，得证。（ 2）左 A(B B) A(C C) A A 1 右，得证。6、化简逻辑表达式 :（1） Y AB(BCA)（2） Y( AB C)(BB

9、C)(B C C)解：（1） YAB( BCA)ABCABAB（2） Y( ABC)(BBC)(BCC)(ABC)(1C)(B1)ABC7、把下面各逻辑函数写成最小项表达式。（1） Y AB BC AC（2）Y AB CB解：（1）Y=m1+m2+m3+m5+m7（ 2） Y=m2+m4+m5+m6五、分析计算题1、分别采用公式法及卡诺图法化简下列逻辑表达式，并列出真值表。YABCABCABCABCABC解：（1）公式法YABCABCABCABCABCABCABCABCABCABCABCABCABACBCABCA( BC)BCABCABCBCABCABC（2）卡诺图法（略）（3）真值表第二章逻

10、辑门电路一、填空题1、在逻辑门电路中，最基本的逻辑门是、和。（与门、或门、非门）2、与门电路和或门电路具有个输入端和个输出端。（多、一）3、非门电路是端输入、端输出的电路。（单、单）4、TTL 门电路具有、和等优点。（负载能力强、抗干扰能力强、转换速度高）5、OC门是一种特殊的 TTL 与非门，它的特点是输出端可以并联输出，即。（线与）6、三态门除了高电平、 低电平两个状态外， 还有第三个状态， 这第三个状态常称为。（高阻态）二、判断题1、与门、或门和非门都具有多个输入端和一个输出端。（）2、在与门电路后面加上非门，就构成了与非门电路。（）3、TTL 门电路具有负载能力强、抗干扰能力强和转换速

11、度高等特点。（）4、门电路的应用日益广泛，利用它的组合产生新逻辑功能，组成触发器、振荡器，并实现各种控制功能。（）5、CMOS门电路的输入端在使用中不允许悬空。 （）三、选择题1、输出端可并联使用的TTL门电路是（ B）A、三态门B、 OC门C、与非门D、或非门2、下面哪项不是三态门的主要用途（C）A、构成数据总线B、用作多路开关C、输出端并联输出D、用于双向传输四、简答题1、画出逻辑函数 LABA B 的逻辑图。2、写出如图所示逻辑图的函数表达式。解：LABBCAC& &A A& &Y?Y?1 1B BA A11L L& &Y? Y?1 1&a

12、mp; &C CL LB B1 1& &（第一题）（第二题）第三章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，逻辑电路可分为两大类：和。（组合逻辑电路、时序逻辑电路）2、组合逻辑电路主要是由、3、只考虑，而不考虑4、不仅考虑，而且考虑和三种基本逻辑门电路构成的。 （与门、或门、非门）的运算电路，称为半加器。（加数和被加数，低位进位）的运算电路， 称为全加器。（加数和被加数， 低位进位）5、是编码的逆过程。（译码）6、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。（选择信号、多个数据、某一数据或一个数据）7、从奇偶校验角度来说，数码8、只读存储器用于存放1

13、011011 是 码， 1001011 是 码。（奇性、偶性），它只能按给定地址 ，而不能 。简称为ROM。（信号、读取、写入）9、PLD 的基本结构是由和，再加上电路组成的。（与门阵列、或门阵列、输入输出）10、 PLD的每个输出是其输入的。（标准与或表达式）二、判断题1、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。 （）2、组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。（）3、 AA 型竞争冒险也称为1 型竞争冒险。（）4、 AA型竞争冒险也称为0 型竞争

14、冒险。（）5、3 位二进制译码器应有3 个输入端和 8 个输出端。（）6、显示译码器只有一种，是发光二极管显示器（LED）。（）7、LCD是液晶显示器，是显示译码器的一种。 （）8、3 线 8 线译码电路是三八进制译码器。 （）9、十六路数据选择器的地址输入端有四个。（）10、能将一个数据， 根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。（）11、只读存储器是由地址编码器和存储体两部分组成的。（）12、 ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。（）13、存储器所存储的二进制信息的总位数称为存储器的存储容量。（）14、用 PLD可以实现任何组合逻辑函数，PLD

15、配合触发器可实现任何时序逻辑电路。 （）15、用 PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。（）三、选择题1、组合逻辑电路的输出取决于（A）A、输入信号的现态B、输出信号的现态C、输出信号的次态D、输入信号的现态和输出信号的现态2、组合逻辑电路是由（ A）构成。A、门电路B、触发器C、门电路和触发器D、计数器3、组合逻辑电路（ B）A、具有记忆功能B、没有记忆功能C、有时有记忆功能，有时没有D、以上都不对4、半加器的逻辑功能是（A）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、两个二进制数的和的一半5、全加器的逻辑功能是（C）A、两

16、个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、不带进位的两个二进制数相加6、对于两个 4 位二进制数 A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（ A）A、如果A3B3，则ABB、如果A3 B3 ，则A BC、如果A0B0，则ABD、如果A0 B0 ，则A B7、对于 8421BCD码优先编码器，下面说法正确的是（A）A、有10 根输入线，4 根输出线B 、有16 根输入线，4 根输出线C、有4 根输入线，16 根输出线D 、有4 根输入线，10 根输出线8、对于8 线 3 线优先编码器，下面说法正确的是（B）A、有3 根输入线

17、，8 根输出线B 、有8 根输入线，3 根输出线C、有8 根输入线，8 根输出线D 、有3 根输入线，3 根输出线9、3 线-8线译码电路是（A）译码器A 、三位二进制B、三进制C、三-八进制D、八进制10、实现多输入、单输出逻辑函数，应选（C）A 、编码器B、译码器C、数据选择器D、数据分配器11、实现单输入、多输出逻辑函数，应选（D）A 、编码器B、译码器C、数据选择器D、数据分配器12、 1 路 4 路数据分配器有（ A）A、一个数据输入端，两个选择控制端，四个数据输出端B、四个数据输入端，两个选择控制端，一个数据输出端C、一个数据输入端，一个选择控制端，四个数据输出端D、四个数据输入端

18、，一个选择控制端，一个数据输出端13、只能读出不能写入，但信息可永久保存的存储器是（A）A、ROMB 、 RAMC 、RPROMD、PROM14、一个具有 n 根地址输入线和k 条输出线的 ROM存储容量是（ C）A 、 nkB、 n2kC、 2nkD、 n2k15、 PLA是指（ A）A 、可编程逻辑阵列B、现场可编程门阵列C、随机读写存储器D、通用阵列逻辑四、分析计算题1、组合电路如图所示，分析该电路的逻辑功能。解：（1）写表达式：PABC, LAPBPCPA ABCB ABCC ABC（2）化简与变换：LABC( ABC )ABCABCABCABC（3）由表达式列出真值表：（4）分析逻辑

19、功能：当 A、B、C三个变量不一致时，电路输出为“2、分析如图所示的组合逻辑电路的功能。1”，所以这个电路称为“不一致电路”。解：（1）写表达式： YABBCCA（2）化简与变换： YABBCCAABBCCAABBCCA（3）由表达式列出真值表：（4）分析逻辑功能 ：当 A、B、 C 三个变量一致时，电路输出为“ 0”，否则输出为“ 1”，所以这个电路称为“一致电路”。3、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，要求：使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：设楼上开关为 A，楼下开关为 B，

20、灯泡为 Y。并设 A、B 闭合时为 1，断开时为 0；灯亮时 Y 为 1，灯灭时 Y 为 0。根据逻辑要求列出真值表。ABY000011101110YABABA=1YB4、用与非门设计一个举重裁判表决电路，要求：（1）设举重比赛有3 个裁判，一个主裁判和两个副裁判。（2）杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。（3）只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：设主裁判为变量A，副裁判分别为 B 和 C；表示成功与否的灯为Y，根据逻辑要求列出真值表。A&ABCYABCY000010000010101101001101BA&Y

21、&01101111CYAB CABCABCYABBCABBC5、某设备有开关A、B、C，要求：只有开关A 接通的条件下，开关B 才能接通；开关C 只有在开关 B 接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。解：（1）分析题意 , 写出真值表：由题意可知，该报警电路的输入变量是三个开关A、 B、 C 的状态，设开关接通用1 表示，开关断开用 0 表示；设该电路的输出报警信号为F， F 为 1 表示报警， F 为 0 表示不报警。（ ）由真值表写表达式： F ABC ABC ABC ABC2（3）化简函数表达式： F ABC AB

22、CABCABCF AB BC AB BC（4）画逻辑图A B CF0 0 0000110101011110001011110011106、设有甲乙丙三人进行表决，若有两人以上（包括两人）同意，则通过表决，用ABC代表甲乙丙，用 L 表示表决结果。试写出真值表，逻辑表达式，并画出用与非门构成的逻辑图。解：（1）分析题意 , 写出真值表：用 1 表示同意， 0 表示反对或弃权。可列出真值表如下：（2）由真值表写表达式LABCABCABCA BCLABCABCABCA BCACABBC（3）化简函数表达式ACABBCACABBC（4）画逻辑图ABCL0000001001000111100010111

23、10111117、试用译码器 74LS138和门电路实现逻辑函数：LABBCAC解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。LABCABCABCABC =m3+m5+m6+m7= m5 m6 m7用一片 74138 加一个与非门就可实现该逻辑函数。8、用 74LS138实现逻辑函数 F=(1 ，2，4，7) 。解：化简逻辑函数F ( A,B,C)(1,2,4,7)ABCABCABCABCABCABCABC ABC令 A2=A， A1=B， A0=C，则FA2 A1 A0A2 A1 A0A2 A1 A0A2 A1 A0F1F2F4F79、用全译码器74LS138实现逻辑函数fABCA

24、BCABCABC解：（1）全译码器的输出为输入变量的相应最小项之非，故先将逻辑函数式f写成最小项之反的形式。由摩根定理fABCABCABCABC 。（2）f有三个变量，因而选用三变量译码器。（3）变量 C、B、A 分别接三变量译码器的C、B、A 端，则 fY0Y2 Y1 Y7 。（4）连线：LF&&Y7 Y6 Y5 Y4 Y3 Y2 Y1Y0F0F1F2 F3 F4 F5F6F77413874138G1 G2A G2BA2 A1A0S1S2 S3A2A1A01 0 0A BC5VAB C（第七题）（第八题）（第九题）10、用八选一数据选择器74LS151实现下列逻辑函数：LAB

25、CABCABCABC解：（1）将逻辑函数转换成最小项表达式：LABCABCABCABC =m3+m5+m6+m7（2）画出连线图。11、试用八选一数据选择器74LS151实现逻辑函数 :F(A,B,C)= (m1,m2,m4,m7)。12、试用四选一数据选择器74LS151实现逻辑函数 :F(A,B,C)= (m1,m2,m4,m7)。解： F ABCABCABCABCABCABCABCABCF A1 A0D0 A1 A0 D1A1 A0 D2A1 A0 D3LF = (m1,m2,m4,m7) (m 1+m2+ m4+m7)YYCA0FAA1F74151EBA1EBA0G A2 A1 A0

26、D7D6 D5D4D3 D2 D1D0AA2D 3 DD5 DD 7D0D 1D2D30D0 D1D2D0D3 C,D1 D2 C46A B C15V&C图4.3.5例4.3.1 逻辑图（第十二题）(第十三题 )（第十一题）13、试用 4 选 1 数据选择器 74LS151实现逻辑函数： LABBCAC解：将 A、B 接到地址输入端， C 加到适当的数据输入端。作出逻辑函数L 的真值表，根据真值表画出连线图。LY4选1数据选择器A1 A0 D3D2 D1 D010A BC1第四章触发器一、填空题1、触发器具有个稳定状态，在输入信号消失后，它能保持。（2、稳定状态）2、在基本 RS触发器

27、暗中， 输入端 RD 或 RD 能使触发器处于状态，输入端 SD 或 SD 能使触发器处于状态。（复位、置位）3、同步 RS触发器状态的改变是与信号同步的。（CP脉冲）4、在 CP有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为。（触发器的空翻）5、同步 D触发器的特性方程为。（ Qn 1D ）6、主从触发器是一种能防止现象的触发器。（空翻）7、在 CP脉冲和输入信号作用下， JK 触发器能够具有、和的逻辑功能。（保持、置0、置 1、翻转）8 、 在 CP 脉冲 有 效期 间， D 触 发器 的次 态方 程 Q n 1 =，JK 触发器的次态方程Qn

28、 1 =。（D、 J Q nKQ n ）9、对于 JK 触发器，当 CP脉冲有效期间，若 J=K=0 时，触发器状态；若 JK 时，触发器或；若 J=K=1时，触发器状态。（保持、置 0、置 1、翻转）10、同步触发器属触发的触发器；主从触发器属触发的触发器。（电平、边沿）11、边沿触发器是一种能防止现象的触发器。（一次翻转）12、与主从触发器相比，触发器的抗干扰能力较强。 （边沿）13、对于 JK 触发器，若 J=K，则可完成触发器的逻辑功能。（T）14、对于 JK 触发器，若 J K ，则可完成触发器的逻辑功能。（D）15、将 D触发器的 D端与 Q 端直接相连时， D 触发器可转换成触发

29、器。（T）二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。（）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（）3、触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式描述。（）4、同步 D触发器的 Q端和 D端的状态在任何时刻都是相同的。 （）5、主从触发器能避免触发器的空翻现象。（）6、主从触发器存在“一次翻转”现象。 （）7、主从 JK 触发器和边沿 JK 触发器的特性方程是相同的。 （）8、采用边沿触发器是为了防止空翻。 （）9、同一逻辑功能的触发器，其电路结构一定相同。（）10、仅具有反正功能的触发器是T 触

30、发器。（）三、选择题1、对于触发器和组合逻辑电路，以下（D）的说法是正确的。A、两者都有记忆能力B、两者都无记忆能力C、只有组合逻辑电路有记忆能力D、只有触发器有记忆能力2、CP有效期间，同步 RS触发器的特性方程是（ B）。A、n 1nB 、n 1nn 1nD 、n 1nS RQ（ RS=0） C 、SRQS RQ（ RS=0）QSRQQQQ3、CP有效期间，同步 D 触发器特性方程是（ A）。A、 Qn 1DB 、 Qn 1DQ nC 、 Q n 1D Q nD 、 Qn 1D Qn4、对于 JK 触发器，输入 J=0、K=1，CP脉冲作用后，触发器的Qn 1 应为（ ）。AA、0 B、1

31、C 、可能是 0，也可能是 1D 、与 Qn 有关5、JK 触发器在 CP脉冲作用下，若使 Q n 1Q n ，则输入信号应为（ A）。A、JK1B、JQ,KQC 、 JQ,KQD、JK06、具有“置0” “置 1” “保持” “翻转”功能的触发器叫（ A）。A、JK 触发器B 、基本 RS触发器C 、同步 D触发器D 、同步 RS触发器7、边沿控制触发的触发器的触发方式为（C）。A、上升沿触发B、下降沿触发C、可以是上升沿触发，也可以是下降沿触发D、可以是高电平触发，也可以是低电平触发8、为避免一次翻转现象，应采用（D）触发器。A、高电平B、低电平C、主从D、边沿9、仅具有“保持”“翻转”功

32、能的触发器叫（D）。A、JK 触发器B、RS触发器C、D触发器D、T 触发器10、仅具有“翻转”功能的触发器叫（D）。A、JK 触发器B、RS触发器C、D 触发器D、T触发器四、简答题1、画出用边沿 JK 触发器实现边沿T 触发器的逻辑图。答：略2、画出用主从 RS触发器实现Qn 1J Q nK Q n 的逻辑图。答：略3、画出用 JK 触发器实现 Qn 1Qn的逻辑图。答：略4、画出用主从 RS触发器实现 Qn 1J Q nK Q n 的逻辑图。答：略5、已知同步 D触发器的输入信号波形，画出输出 Q端信号波形。CPD答：略6、已知主从 JK 触发器 J、 K的波形如图所示，画出输出 Q的波

33、形图（设初始状态为0）。123456CPJK答: Q第五章时序逻辑电路一、填空题1、时序逻辑电路任何时刻的输出信号不仅取决于，而且还取决于。（当时的输入信号、电路原来的状态）2、时序逻辑电路逻辑功能的表示方法有、和四种。（方程、状态转换真值表、状态转换图、时序图）3、进行时序逻辑电路的分析时，需要列出逻辑电路的一些方程式，这些方程式包括、和。（时钟方程、输出方程、驱动方程、状态方程）4、用来记忆和统计输入CP脉冲个数的电路，称为。（计数器）5、用以存放二进制代码的电路称为。（寄存器）6、具有存放数码和使数码逐位右移或左移的电路称为。（移位寄存器或移存器）7、产生的电路称为顺序脉冲发生器。 （顺

34、序脉冲信号）二、判断题1、时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。（）2、时序逻辑电路由存储电路和触发器两部分组成。（）3、为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。（）4、计数器能够记忆输入CP脉冲的最大数目， 叫做这个计数器的长度， 也称为计数器的 “模”。（）5、同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有 CP脉冲。（）6、同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。 （）7、时序电路的逻辑功能可用逻辑图、逻辑表

35、达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。（）8、当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。（）9、74LS163是集成 4 位二进制（十六进制）同步加法计数器。（）三、选择题1、时序逻辑电路中一定包含（A）A、触发器B、编码器C、移位寄存器D、译码器2、时序电路某一时刻的输出状态，与该时刻之前的输入信号（A）A、有关B、无关C、有时有关，有时无关D、以上都不对3、用n 个触发器构成计数器，可得到的最大计数长度为（D）A、 nB、 2nC、 n2D、 2n4、同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（B）A

36、、没有触发器B 、没有统一的时钟脉冲控制C 、没有稳定状态D 、输出只与内部状态有关5、一位8421BCD计数器，至少需要（B）个触发器。A、3B、4C、5D、 106、经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（A）自启动的计数器。A、能B、不能C、不一定能D 、以上都不对7、构成数码寄存器和移位寄存器的触发器，其逻辑功能一定为（B）A、JK 触发器B、D触发器C、基本 RS触发器D、T 触发器8、要想把串行数据转换成并行数据，应选（C）。A 、并行输入串行输出方式B、串行输入串行输出方式C 、串行输入并行输出方式D、并行输入并行输出方式9、寄存器在电路组成上的特点是（B）A

37、、有CP输入端，无数码输入端。B、有CP输入端和数码输入端。C、无CP输入端，有数码输入端。D、无CP输入端和数码输入端。10、通常寄存器应具有（D）功能。A、存数和取数B 、清零和置数C 、A和B 都有D 、只有存数、取数和清零，没有置数。三、分析计算题1、分析图示时序逻辑电路。FF0FF1Q1FF2CP 1DQ01D1DQ2C1C1C1Q0Q1Q2解：（1）写方程式：异步时序电路，时钟方程： CPQ，CPQ ，CPCP 。驱动方程：D2n，n，n21100Q2D1 Q1D0 Q0（2）求状态方程： D触发器的特性方程： Q n 1D 将各触发器的驱动方程代入，即得电路的状Q2n 1D2Q2

38、nQ1上升沿时刻有效态方程： Q1n 1D1Q1nQ0上升沿时刻有效Q0n 1D0Q0nCP上升沿时刻有效（3）计算、列状态表：（4）画状态图、时序图：Q2n 1Q1n 1Q0n 1现态次态注nnnn 1n 1n1时钟条件Q2 Q1 Q0Q2 Q1 Q0000111CP0 CP 1 CP2001000CP0010001CP0 CP1011010CP01 00011CP0 CP 1 CP2101100CP0110101CP0 CP 1111110CP0nQ1n 1不变Q2Q21nQ0n 1不变Q1Q11Q0nCPQ0n 11 0,CP排列顺序： Q 2n Q1n Q0nCP000001010011Q0Q1111 110101100Q2(a)状态图(b) 时序图（5）电路功能：由状态图可以看出，在时钟脉冲CP的作用下， 电路的 8 个状态按递减规律循环变化，即： 000111 110 101100011 010 001000 电路具有递减计数功能，是一个 3 位二进