射频工程师笔试题

1、填空题（每题5分，10题，共50分）1 .功率 1W =30 dBm。2 . 贴片电阻上的103代表 10K欧姆 阻值。3 .三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和 状态。4 .假设A传输线的特征阻抗是 70欧姆，B传输线的特征阻抗是 30欧姆，A传输线与B传 输线相连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案）5 . Smith阻抗圆图的最左侧点对应的是短路，阻抗圆图的最右侧点对应的是开路 。6 .负载阻抗串联一个电感，则输入阻抗在Smith圆图上如何变化？以负载阻抗点为起点，围绕等阻抗圆顺时针旋转。7 .负载阻抗为ZL,经过阻抗为Z0,长度为入/

2、4的传输线，则阻抗变为Z02/Zl o8 . 请写出级联网络的噪声系数计算公式NFtotal= NF + （NF2-1）/Gi + （NF3-1）/G.+（NFn-1）/G-1。9 . 一个低噪声放大器的噪声系数为1.5dB,增益20dB,现在放大器的前端添加一个插损为1dB的无源滤波器，请问从滤波器的输入端看，这个电路的噪声系数是2.5dB 。10 .请写出接收机的灵敏度计算公式Pin min = -174dBm/Hz + 1010g（B） + NF + SNRout min ,使用B表示符号速率，NF表示噪声系数，SNROut min表示解调门限。二、问答题（每题10分，5题，共50分）1

3、 .请分别解释放大器的1dB压缩点和噪声系数 NF的含义？ （ 10分）答案：1dBE缩点（P1dB：放大器有一个线性动态范围，在这个范围内，放大器的输出功率随输入功率线t生增加。 随着输入功率的继续增加，放大器进入非线性区，其输出功率不再随输入功率的增加而线性增加，也就是说，其 输出功率低于小信t增益所预计的值。通常把增益下降到比绸生增益低1dB4的输出功率值定义为出功率白1dB 压缩点，用P1dBt示。孙系数：放大器本身自带噪声，在放大输入信号和输入孙的同时，也会将自身的孙和放大后的输入信号和 输入噪声叠加，导致输怖的信噪比减小；噪声系数NF输入端信蜘匕输出端信噪比2 . 请分别画出BUC

4、K口 BOOS电路的原理框图。（10分）3 .请将下图所示的英文翻译为中文。（10分）A single-ended CMOS ckwA can be ac-coupled Io the CLKP input, wilh CLKM comecled to ground with a OJ-pF capadtor. as shown bn Figure 136. Hoiwvef, far best pertonparwe Ihe clock inpais muat be driven differentially. Itierebyreducing susceplibility to common

5、-mode n冰e For high input frequency $mpling. Tl recommends using a duck source 丽lb very law jitter Band pass fillefing cf the clock source can help reduce the effects of jitter. There is na change in performdr>ce with a r»n-5O% duty cycle clock 出口ut.答案：使用交流耦合的方式将单端CMOS钟信号送入CLKPI脚，CLKMI脚使用0.1u

6、f的电容耦合至U地，如下图 136所示。然而，要实现最优性育能、须使差分输入，因为可以减小共模噪声的干扰。为实现高频输入采样，TI 推荐使曲氐抖动时机带®滤波器可以减小抖动t来的影响。非占空比50啕时钟信号会影响AD的性能。（10 分）4 .请画出典型的一次变频超外差式接收机的结构框图，并简要描述。MI.ERADC混频器带通滤波 器中频放 大器LNA 射频输入带通滤波器低噪声放大器FPGA答案：射频输入后，经过将!滤波器，抑制带夕Mtt后，送入LNAU,放大后的信t经过昆频器，变频到中频 段，再经过带通滤波器I幅幅像干扰，然后送入M放大器，再送入ADC1行模转换，最后送入FPGA行数字 彳言号处理。RBW5. 某型号频谱仪低噪为-165dBm/Hz,当RBW设为10