第5章-基于S3C2410系统硬件设计-V1-20151022

1、第5章基于S3C2410的系统硬件设计5.1 S3C2410A简介vS3C2410A：是是Samsung公司推出的公司推出的16/32位位RISC处理器，主要面向处理器，主要面向高性价比、低功耗的高性价比、低功耗的手持设备应用手持设备应用。S3C2410有有S3C2410X和和S3C2410A两个型号，两个型号，A型是型是X型的改进型型的改进型，具有更好的性能和更低的，具有更好的性能和更低的功耗。功耗。vS3C2410A内部结构：内部结构：在片上集成了单独的在片上集成了单独的16KB指令指令Cache和和16KB数据数据Cache、用于虚拟存储器管理的、用于虚拟存储器管理的MMU、支持、支持S

2、TN和和TFT的的LCD控控制器制器、NAND Flash Boot Loader、系统管理器（片选逻辑和、系统管理器（片选逻辑和SDRAM控制器）、控制器）、3通道通道UART、4通道通道DMA、4通道通道PWM定时器定时器、I/O口口、RTC、8通道通道10位位ADC和和触摸屏接口触摸屏接口、I2C总线接口总线接口、I2S总线接口总线接口、USB主设备主设备、USB从设备从设备、SD主卡和主卡和MMC（Multi Media Card，多，多媒体卡）卡接口媒体卡）卡接口、2通道的通道的SPI（Serial Peripheral Interface，串行外，串行外围设备接口）以及围设备接口）

3、以及PLL时钟发生器时钟发生器。S3C2410A的的CPU内核采用的是内核采用的是16/32位位ARM920T 内核内核，同时还采用了，同时还采用了AMBA（Advanced Microcontroller Bus Architecture，先进的微控制器总线体系结构），先进的微控制器总线体系结构）新型总线结构。新型总线结构。vS3C2410A内部结构如图内部结构如图5.1所示所示内部结构内部结构 技术特点技术特点 图5.1 S3C2410A内部结构方框图vS3C2410A集成的片上功能包括：集成的片上功能包括： 内核电压内核电压1.8V/2.0V，存储器电压，存储器电压3.3V，外部，外部I

4、/O电压电压3.3V； 具有具有16KB的的I-Cache和和16KB的的D-Cache以及以及MMU； 外部存储器控制器（外部存储器控制器（SDRAM控制和片选逻辑）；控制和片选逻辑）； LCD控制器（最大支持控制器（最大支持4K彩色彩色STN和和256K彩色彩色TFT）提供）提供1通道通道LCD专专用用DMA； 4通道通道DMA并有外部请求引脚端；并有外部请求引脚端； 3通道通道UART（IrDAl.0，16字节字节Tx FIFO和和16字节字节Rx FIFO）/2通道通道SPI； 1通道多主设通道多主设I2C总线和总线和1通道通道I2S总线控制器；总线控制器； 版本版本1.0 SD主接口

5、和主接口和2.11兼容版兼容版MMC卡协议；卡协议； 2个个USB主设接口主设接口/1个个USB从设接口（版本从设接口（版本1.1）；）； 4通道通道PWM定时器和定时器和1通道内部定时器；通道内部定时器； 看门狗定时器；看门狗定时器； 117位通用位通用I/O口和口和24通道外部中断源；通道外部中断源； 电源控制模式有电源控制模式有正常、慢速、空闲和电源关断正常、慢速、空闲和电源关断4种模式；种模式； 8通道通道10位位ADC和触摸屏接口；和触摸屏接口； 具有日历功能的具有日历功能的RTC; 使用使用PLL的片上时钟发生器。的片上时钟发生器。5.1 S3C2410A简介内部结构内部结构 技术

6、特点技术特点 S3C2410A具有如下特点：具有如下特点：1体系结构体系结构 采用采用ARM920T CPU内核内核，具有，具有16/32位位RISC体系结构和强体系结构和强大的指令集，为手持设备和通用嵌入式应用提供片上集成系统大的指令集，为手持设备和通用嵌入式应用提供片上集成系统解决方案；解决方案； 增强的增强的ARM体系结构体系结构MMU，支持支持WinCE、EPOC 32和和Linux； 使用使用指令指令Cache、数据、数据Cache、写缓冲器和物理地址、写缓冲器和物理地址TAG RAM减少主存储器带宽和反应时间对性能的影响；减少主存储器带宽和反应时间对性能的影响； ARM920T C

7、PU内核内核支持支持ARM调试体系结构调试体系结构； 内部采用先进的微控制器总线体系结构（内部采用先进的微控制器总线体系结构（AMBA）5.1 S3C2410A简介内部结构内部结构 技术特点技术特点 2.系统管理器系统管理器 支持支持小大端存储小大端存储方式。方式。 地址空间：每地址空间：每bank 128 MB（byte）（总共）（总共1GB）。）。 每个每个bank支持可编程的支持可编程的8/16/32位数据总线宽度。位数据总线宽度。 bank0bank6都采用固定的都采用固定的bank起始地址起始地址。 bank7具有可编程的具有可编程的bank起始地址和大小起始地址和大小。 8个存储器

8、个存储器bank： 一一6个用于个用于ROM、SRAM及其他及其他； 一一2个用于个用于ROM、SRAM和同步和同步DRAM。 所有的存储器所有的存储器bank都具有可编程的访问周期。都具有可编程的访问周期。 支持使用外部等待信号来填充总线周期。支持使用外部等待信号来填充总线周期。 支持掉电时的支持掉电时的SDRAM自刷新模式。自刷新模式。 支持各种类型的支持各种类型的ROM启动（启动（booting），包括），包括NOR/NAND Flash和和EEPROM等。等。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 3NAND Flash Boot Loader（启动装载）（

9、启动装载） 支持从支持从NAND Flash存储器的启动。存储器的启动。 采用采用4 KB内部缓冲器用于启动引导内部缓冲器用于启动引导。 支持启动之后支持启动之后NAND存储器仍然作为外部存储器使用存储器仍然作为外部存储器使用。 4Cache存储器存储器 I-Cache（16 KB）和）和D-Cache（16 KB）为）为64路组相联路组相联Cache。 每行每行8字长度，其中每行带有一个有效位和两个脏位（字长度，其中每行带有一个有效位和两个脏位（dirty bits）。）。 采用伪随机数或循环替换算法。采用伪随机数或循环替换算法。 采用写直达（采用写直达（Write-through）或写回（

10、）或写回（Write-back）Cache操作来更新主存储器。操作来更新主存储器。 写缓冲器可以保存写缓冲器可以保存16个字的数据值和个字的数据值和4个地址值。个地址值。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 5时钟和电源管理时钟和电源管理 片上片上MPLL和和UPLL： 一一UPLL：产生用于产生用于USB主机设备操作的时钟；主机设备操作的时钟； 一一MPLL：产生操作产生操作MCU的时钟，时钟频率最高可达的时钟，时钟频率最高可达266 MHz（2.0V内核电内核电压）。压）。 通过软件可以有选择地为每个功能模块提供时钟。通过软件可以有选择地为每个功能模块提供时钟

11、。 电源模式包括正常、慢速、空闲和掉电模式电源模式包括正常、慢速、空闲和掉电模式： 一一正常模式正常模式：为正常运行模式；：为正常运行模式； 一一慢速模式慢速模式：为不加：为不加PLL的低时钟频率模式；的低时钟频率模式； 一一空闲模式：空闲模式：只停止只停止CPU的时钟；的时钟； 一一掉电模式：掉电模式：切断所有外设和内核的电源。切断所有外设和内核的电源。 可以通过可以通过EINT15:0或或RTC报警中断从掉电模式中唤醒处理器。报警中断从掉电模式中唤醒处理器。6中断控制器中断控制器 55个中断源个中断源（1个看门狗定时器、个看门狗定时器、5个定时器、个定时器、9个个UART、24个外部中个外

12、部中断、断、4个个DMA、2个个RTC、2个个ADC、1个个I2C、2个个SPI、1个个SDI、2个个USB、1个个LCD和和1个电池故障）；个电池故障）； 支持支持电平边沿触发模式电平边沿触发模式的外部中断源；的外部中断源； 可编程的电平边沿触发极性可编程的电平边沿触发极性； 为紧急中断请求提供快速中断服务（为紧急中断请求提供快速中断服务（FIQ）支持）支持。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 7具有脉冲宽度调制（具有脉冲宽度调制（PWM）的定时器）的定时器 具有具有PWM功能的功能的4通道通道16位定时器位定时器，可基于，可基于DMA或中断操作或中断操作的的

13、1通道通道16位内部定时器；位内部定时器； 可编程的占空比周期、频率和极性；可编程的占空比周期、频率和极性； 能产生死区能产生死区； 支持外部时钟源支持外部时钟源。8RTC（实时时钟）（实时时钟） 完整的时钟特性：完整的时钟特性：秒、分、时、日期、星期、月和年秒、分、时、日期、星期、月和年； 工作频率工作频率32.768 kHz； 具有报警中断；具有报警中断； 具有时钟滴答中断具有时钟滴答中断。9通用通用I/O口口 24个外部中断口个外部中断口； 多路复用的多路复用的I/O口口。2.5 S3C2410A简介简介内部结构内部结构 技术特点技术特点 v10UART 3通道通道UART，可以基于，可

14、以基于DMA模式或中断模式操作模式或中断模式操作； 支持支持5位、位、6位、位、7位或者位或者8位串行数据发送接收位串行数据发送接收（Tx/Rx）；）； 支持支持外部时钟作为外部时钟作为UART的运行时钟的运行时钟（UEXTCLK）；）； 波特率可编程波特率可编程； 支持支持IrDA 1.0； 支持回环（支持回环（Loopback）测试模式；）测试模式； 每个通道内部都具有每个通道内部都具有16字节的发送字节的发送FIFO和和16字节的接收字节的接收FIFO 。v11DMA控制器控制器 4通道的通道的DMA控制器控制器； 支持支持存储器到存储器、存储器到存储器、I/O到存储器、存储器到到存储器

15、、存储器到I/O和和I/O到到I/O的传送的传送； 采用突发传送模式采用突发传送模式提高传送速率。提高传送速率。v12AD转换和触摸屏接口转换和触摸屏接口 8通道多路复用通道多路复用ADC； 转换速率最大为转换速率最大为500 KSPS（Kilo Samples Per Second，每秒采样千，每秒采样千点），点），10位分辨率。位分辨率。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 v13LCD控制器控制器STN LCD显示特性显示特性 支持支持3种类型的种类型的STN LCD显示屏显示屏：4位双扫描、位双扫描、4位单扫描和位单扫描和8位单扫描位单扫描显示类型；显示类

16、型； 对于对于STN LCD支持单色模式、支持单色模式、4级灰度、级灰度、16级灰度、级灰度、256彩色和彩色和4 096彩色；彩色； 支持多种屏幕尺寸支持多种屏幕尺寸，典型的屏幕尺寸有：，典型的屏幕尺寸有：640480，320240，160160； 最大虚拟屏幕大小是最大虚拟屏幕大小是4 MB； 在在256彩色模式下支持的最大虚拟屏幕尺寸是：彩色模式下支持的最大虚拟屏幕尺寸是：4 0961 024，2 0482 048，1 0244 0960或者其它尺寸。或者其它尺寸。v14. TFT（Thin Film Transistor，薄膜场效应晶体管）彩色显示特性，薄膜场效应晶体管）彩色显示特性

17、彩色彩色TFT支持支持1、2、4或或8bpp（bit per pixel，每像素所占位数）调，每像素所占位数）调色显示；色显示； 支持支持16bpp无调色真彩显示；无调色真彩显示； 在在24bpp模式下支持最大模式下支持最大16M彩色彩色TFT；支持多种屏幕尺寸，典型的屏幕尺寸有：支持多种屏幕尺寸，典型的屏幕尺寸有：640480，320320，160160或者其它尺寸；或者其它尺寸； 最大虚拟屏大小是最大虚拟屏大小是4 MB； 在在64彩色模式下支持的最大虚拟屏幕尺寸是：彩色模式下支持的最大虚拟屏幕尺寸是：2 0481 024或者其它或者其它尺寸。尺寸。5.1 S3C2410A简介简介内部结构

18、内部结构 技术特点技术特点 v15看门狗定时器看门狗定时器 16位看门狗定时器；位看门狗定时器； 定时器溢出时产生中断请求或系统复位。定时器溢出时产生中断请求或系统复位。v16I2C总线接口（两线制串行扩展总线：数据线和时钟线）总线接口（两线制串行扩展总线：数据线和时钟线） 1通道多主机通道多主机I2C总线；总线； 串行、串行、8位、双向数据传送，在标准模式下数据传送速率位、双向数据传送，在标准模式下数据传送速率可达可达100kb/s，在快速模式下可达，在快速模式下可达400kb/s。v17I2S总线接口（串行数字音频总线协议）总线接口（串行数字音频总线协议） 1通道音频通道音频I2S总线接口

19、，可基于总线接口，可基于DMA方式操作；方式操作； 串行，每通道串行，每通道8/16位数据传输；位数据传输； 发送和接收（发送和接收（Tx/Rx）具备）具备128字节字节FIFO（64字节发送字节发送FIFO64字节接收字节接收FIFO）；）； 支持支持I2S格式和格式和MSB-justified数据格式。数据格式。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 v18USB 主设备（通用串行总线）主设备（通用串行总线） 2个个USB主设接口；主设接口； 遵从遵从OHCI Revl.0标准；标准； 兼容兼容USB Verl.1标准。标准。v19USB从设备（通用串行总线）从

20、设备（通用串行总线） 1个个USB从设接口；从设接口； 具备具备5个个USB设备端口；设备端口； 兼容兼容USB Verl.1标准。标准。v20SD主机接口（存储卡）主机接口（存储卡） 兼容兼容SD存储卡协议存储卡协议1.0版；版； 兼容兼容SDIO卡协议卡协议1.0版；版； 发送和接收采用字节发送和接收采用字节FIFO； 基于基于DMA或中断模式操作；或中断模式操作； 兼容兼容MMC卡协议卡协议2.11版。版。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 v21SPI接口（接口（Serial Peripheral Interface 微控制器和外围微控制器和外围设备芯片

21、之间的接口）设备芯片之间的接口） 兼容兼容2通道通道SPI协议协议2.11版；版； 发送和接收采用发送和接收采用2字节的移位寄存器；字节的移位寄存器； 基于基于DMA或中断模式操作。或中断模式操作。v22工作电压工作电压 内核电压：内核电压：1.8V，最高工作频率，最高工作频率200 MHz（S3C2410A-20）；）；2.0 V，最高工作频率，最高工作频率266 MHz（S3C2410A-26）。）。 存储器和存储器和I/O电压：电压：3.3 V。v23封装封装 采用采用272-FBGA封装。封装。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 5.1 S3C2410A

22、简介简介补充：补充：1.封装封装 ：采用272-FBGA封装。vS3C2410A 专用寄存器（专用寄存器（P43）：）：S3C2410的地址空间的地址空间0 x48000000至至0 x60000000之间的单元区供专用寄存器使用，用于存放硬件各功之间的单元区供专用寄存器使用，用于存放硬件各功能部件的控制命令、状态或数据等。因这些寄存器的功能已作专门规能部件的控制命令、状态或数据等。因这些寄存器的功能已作专门规定，故而称为专用寄存器或特殊功能寄存器定，故而称为专用寄存器或特殊功能寄存器SFR（Special Function Register）。）。存储器控制器专用寄存器组；存储器控制器专用寄

23、存器组； USB主设备专用寄存器组；主设备专用寄存器组；中断控制器专用寄存器组；中断控制器专用寄存器组； DMA控制器专用寄存器组；控制器专用寄存器组；时钟和电源管理专用寄存器组；时钟和电源管理专用寄存器组； LCD控制器专用寄存器组；控制器专用寄存器组； NAND Flash专用寄存器组；专用寄存器组； UART专用寄存器组；专用寄存器组； PWM定时器专用寄存器组；定时器专用寄存器组； USB从设备专用寄存器组；从设备专用寄存器组；看门狗定时器专用寄存器组；看门狗定时器专用寄存器组； IIC专用寄存器组；专用寄存器组； IIS专用寄存器组；专用寄存器组；通用通用I/O口专用寄存器组；口专用

24、寄存器组； RTC专用寄存器组；专用寄存器组； A/D转换器专用寄存器组；转换器专用寄存器组； SPI专用寄存器组；专用寄存器组； SD接口专用寄存器组。接口专用寄存器组。5.1 S3C2410A简介简介内部结构内部结构 技术特点技术特点 5.1.2 S3C2410A存储器控制器vS3C2410A的存储器控制器提供的存储器控制器提供访问外部存储器所需要的存储器访问外部存储器所需要的存储器控制信号，具有以下特性：控制信号，具有以下特性： 支持小大端（通过软件选择）。支持小大端（通过软件选择）。 地址空间：每个地址空间：每个bank有有128 MB（总共有（总共有8个个bank，共，共1 GB）。

25、）。 除除bank0只能是只能是16/32位宽之外，其他位宽之外，其他bank都具有可编程的访都具有可编程的访问位宽（问位宽（8/16/32位）。位）。 总共有总共有8个存储器个存储器bank（bank0bank7）：）：一其中一其中6个用于个用于ROM，SRAM等；等；一剩下一剩下2个用于个用于ROM，SRAM，SDRAM等。等。 7个固定的存储器个固定的存储器bank（bank0bank6）起始地址。）起始地址。 最后一个最后一个bank（bank7）的起始地址是可调整的。）的起始地址是可调整的。 最后两个最后两个bank（bank6和和bank7）的大小是可编程的。）的大小是可编程的。

26、所有存储器所有存储器bank的访问周期都是可编程的。的访问周期都是可编程的。 总线访问周期可以通过插入外部等待来扩展。总线访问周期可以通过插入外部等待来扩展。 支持支持SDRAM的自刷新和掉电模式。的自刷新和掉电模式。存储器控制器特性存储器控制器特性存储器映射存储器映射S3C2410A的存储器映射的存储器映射S3C2410A复位后，存储器的映射情况如下页图复位后，存储器的映射情况如下页图3.2.1所示，所示，bank6和和bank7对应不同大小存储器时的地址范围参见表对应不同大小存储器时的地址范围参见表3.2.1。 5.1.2 S3C2410A存储器控制器存储器控制器特性存储器控制器特性存储器

27、映射存储器映射表表3.2.1 bank 6和和bank 7地址地址注：注：bank 6和和bank 7必须具有相同的存储器大小。必须具有相同的存储器大小。不使用不使用NAND Flash作为启动作为启动ROM 使用使用NAND Flash作为启动作为启动ROM注意：注意：SROM表示是表示是ROM或或SRAM类型的存储器；类型的存储器；SFR指特殊功能寄存器。指特殊功能寄存器。图图3.2.1 S3C2410A复位后的存储器映射复位后的存储器映射5.1.2 S3C2410A存储器控制器存储器控制器特性存储器控制器特性存储器映射存储器映射u地址范围：地址范围：0 x0000 0000 0 xFFF

28、F FFFF（ 0 x6000 0000之后未之后未用）用） 1.SFR区：区：0 x4800 0000 0 x6000 00002.NOR FLASH: SST39VF1601,2MB（Bank0启动方式），运行程启动方式），运行程序，半字（字节）对齐，最小地址变化为序，半字（字节）对齐，最小地址变化为0 x0000 0002，JP8断开断开地址范围：地址范围：0 x0000 00000 x001F FFFF（2M）3.SDRAM: HY57V561620（两片）（两片）,64MB，运行程序，字对齐，运行程序，字对齐，最小地址变化为最小地址变化为0 x0000 0004地址范围：地址范围：0

29、 x3000 00000 x33FF FFFF（104M）4.NAND FLASH: Samsung的的K8F1208,64MB，调试具有中断，调试具有中断功能的程序时，需设置功能的程序时，需设置Nand Flash方式（方式（JP8短接）（短接）（64M）5.EEPROM: IIC总线接口，总线接口，256字节字节,从地址从地址0 xA05.1.2 S3C2410A存储器控制器存储器控制器特性存储器控制器特性存储器映射存储器映射NOR FLASH和和NAND FLASH比较：比较：u存放在存放在NOR FLASH中的程序可以直接运行，执行速度比中的程序可以直接运行，执行速度比SDRAM慢；慢

30、；u存放在存放在NAND FLASH中的程序需要复制到中的程序需要复制到RAM中运行；中运行；u引导程序可以存放在引导程序可以存放在NOR FLASH中，也可以存放在中，也可以存放在NAND FLASH中中vS3C2410芯片采用的是芯片采用的是ARM920T核，使用单一的平板地址空间核，使用单一的平板地址空间.该该地址空间地址空间的大小为的大小为232个个8位字节，这些字节单元的地址是一个位字节，这些字节单元的地址是一个无符号的无符号的32位数值，其取值范围为位数值，其取值范围为0到到232-1。地址空间总共为地址空间总共为4GB，其中，其中，1GB地址空间用于支持外部存储器的连接，另外的地

31、址空间用于支持外部存储器的连接，另外的空间有一小部分用于空间有一小部分用于I/O端口或部件的寻址，其他的地址空间没端口或部件的寻址，其他的地址空间没有用到。有用到。22S3C2410存储空间存储空间S3C2410存储空间存储空间S3C2410存储器接口设计存储器接口设计5.1.2 S3C2410A存储器控制器2022-2-14231GB1GB1GB1GB（连接外部存储器）未使用内部控制寄存器0X0000 00000XFFFF FFFFS3C2410存储空间存储空间S3C2410存储空间存储空间S3C2410存储器接口设计存储器接口设计5.1.2 S3C2410A存储器控制器24vNORNOR和

32、和NANDNAND是现在是现在市场上两种主要的非易失闪存技市场上两种主要的非易失闪存技术术。vNOR FlashNOR Flash的读取速度比的读取速度比NAND FlashNAND Flash稍快稍快一些，一些，NAND Flash NAND Flash 的擦除和写入速度比的擦除和写入速度比NOR FlashNOR Flash快快。vNOR FlashNOR Flash带有带有SRAMSRAM接口接口，NAND FlashNAND Flash器件使用复器件使用复杂的杂的I/OI/O口来串行的存取数据口来串行的存取数据，。，。vNAND FlashNAND Flash结构可以在结构可以在给定的

33、尺寸内提供更高的存给定的尺寸内提供更高的存储容量储容量。vNAND FlashNAND Flash中中每个块的最大擦写次数是一百万次每个块的最大擦写次数是一百万次，而而NOR FlashNOR Flash的擦写次数是十万次的擦写次数是十万次。NOR FLASH和和NAND FLASH5.1.3 NOR Flash和NAND Flash5.1.3 NOR Flash和NAND Flashv以页为单位进行读和编程操作，以块为单位进行擦除操作。以页为单位进行读和编程操作，以块为单位进行擦除操作。v数据、地址采用同一总线数据、地址采用同一总线。实现串行读取。实现串行读取。随机读取速度慢且不随机读取速度

34、慢且不能按字节随机编程能按字节随机编程。v芯片尺寸小、引脚少，是芯片尺寸小、引脚少，是位成本最低位成本最低的固态存储器。的固态存储器。v芯片芯片包含有失效块包含有失效块。失效块不会影响有效块的性能，但设计者需。失效块不会影响有效块的性能，但设计者需要将失效块在地址映像表中屏蔽起来。要将失效块在地址映像表中屏蔽起来。2022-2-1425NAND Flash简介简介26NAND Flash结构结构5.1.3 NOR Flash和NAND FlashvK9F1208芯片有芯片有4096个个Block，每个，每个Block有有32个个Page，每个，每个Page有有528个个Byte，Block是是

35、Nand Flash中最大的操作单元中最大的操作单元，擦除是以擦除是以Block为单位完成为单位完成的，而的，而编程和读取是以编程和读取是以Page为单位为单位完完成的。因此，对成的。因此，对NAND Flash的操作要形成以下三类地址：的操作要形成以下三类地址：v块地址（块地址（Block Address）；）；v页地址（页地址（Page Address）；）；v页内地址（页内地址（Column Address）；）；v由于由于NAND Flash的数据线和地址线是复用的，因此，在传送地的数据线和地址线是复用的，因此，在传送地址时要用址时要用4个时钟周期来完成。个时钟周期来完成。27NAND

36、 Flash操作操作5.1.3 NOR Flash和NAND Flash时钟和电源管理模块包括时钟和电源管理模块包括3部分：时钟控制、部分：时钟控制、USB控制和电控制和电源控制源控制v1时钟电路时钟电路v在S3C2410A中的时钟控制逻辑能够产生CPU所需的FCLK时钟信号。AHB总线外围设备所需的HCLK时钟信号，以及APB总线外围设备所需的PCLK时钟信号。vS3C2410A有两个锁相环（Phase Locked Loops，PLL），一个用于FCLK，HCLK和PCLK，另一个专门用于USB模块（48 MHz）。时钟控制逻辑可以在不需要PLL的情况下产生慢速时钟，并且可以通过软件来控制

37、时钟与每个外围模块是连接还是断开，从而降低功耗。vS3C2410A微处理器的主时钟可以由外部时钟源提供，也可以由外部振荡器提供，如图5.1.4所示，采用哪种方式通过引脚OM3:2来进行选择。 OM3:2=00时，MPLL和UPLL的时钟均选择外部晶体振荡器； OM3:2=0l时，MPLL的时钟选择外部晶体振荡器；UPLL选择外部时钟源；5.1.4 时钟和电源管理 OM3:2=10时，MPLL的时钟选择外部时钟源；UPLL选择外部晶体振荡器； OM3:2=11时，MPLL和UPLL的时钟均选择外部时钟源。v在系统中选择OM3:2均接地的方式，即采用外部振荡器提供系统时钟。系统时钟源直接采用外部晶

38、振，内部PLL电路可以调整系统时钟，使系统运行速度更快。S3C2410A的系统时钟电路见图5.1.4，其外部振荡器由12MHz晶振和2个15pF的微调电容组成。振荡电路输出接到S3C2410A微处理器的XTIPLL脚，输入由XTOPLL提供。由于片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，从而降低因高速开关时钟所造成的高频噪声。5.1.4 时钟和电源管理图图5.1.4 S3C2410A微处理器外部时钟电路微处理器外部时钟电路5.1.4 时钟和电源管理v2电源电路电源电路v对于电源控制逻辑，S3C2410A具有多种电源管理方案，对于每个给定

39、的任务都具有最优的功耗。在S3C2410A中的电源管理模块具有正常模式、慢速模式、空闲模式和掉电模式4种有效模式。v在正常模式，电源管理模块为CPU和S3C2410A中的所有外围设备提供时钟。在这个模式，由于所有外围设备都处于开启状态，因此功耗达到最大。用户可以通过软件来控制外围设备的操作。例如，如果不需要定时器，那么用户可以断开定时器的时钟，以降低功耗。v慢速模式又称无PLL模式。与正常模式不同，在慢速模式不使用PLL，而使用外部时钟（XTIPLL或EXTCLK）直接作为S3C2410A中的FCLK。在这种模式下，功耗大小仅取决外部时钟的频率，功耗与PLL无关。v在空闲模式下，电源管理模块只

40、断开CPU内核的时钟（FCLK），但仍为所有其他外围设备提供时钟。空闲模式降低了由CPU内核产生的功耗。任何中断请求可以从空闲模式唤醒CPU。5.1.4 时钟和电源管理v在掉电模式，电源管理模块断开内部电源。因此，除唤醒逻辑以外，CPU和内部逻辑都不会产生功耗。激活掉电模式需要两个独立的电源，一个电源为唤醒逻辑供电；另一个为包括CPU在内的其他内部逻辑供电，并且这个电源开关可以控制。在掉电模式下，为CPU和内部逻辑供电的第二个电源将关断。通过EINT15:0或RTC报警中断可以从掉电模式唤醒S3C2410A。v在设计系统电源电路之前对S3C2410A的电源引脚进行分析：VDDalive引脚给处

41、理器复位模块和端口寄存器提供1.8V电压；VDDi和VDDiarm为处理器内核提供1.8V电压；VDDi_MPLL为MPLL提供1.8V模拟电源和数字电源；VDDi_UPLL为UPLL提供1.8V模拟电源和数字电源；VDDOP和VDDMOP分别为处理器端口和处理器存储器端口提供3.3V电压；VDD_ADC为处理器内的ADC系统提供3.3V电压；VDDRTC为时钟电路提供1.8V电压，该电压在系统掉电后仍需要维持。系统需要使用3.3V和1.8V的直流稳压电源。v为简化系统电源电路的设计，要求整个系统的输入电压为高质量的5V直流稳压电源。VDD3.3V提供给VDDMOP，VDDIO，VDDADC和

42、VCC引脚，VDD1.8V提供给VDDi_X。5.1.4 时钟和电源管理v5V输入电压经过DC-DC转换器可完成5V到3.3V和1.8V的电压转换。系统中RTC所需电压由1.8V电源和后备电源共同提供，在系统工作时1.8V电压有效，系统掉电时后备电池开始工作，以供RTC电路所需的电源，同时使用发光二极管指示电源状态。S3C2410A电源电路如图所示。（a）3.3V电源电路电源电路5.1.4 时钟和电源管理（b）1.8V电源电路电源电路（电阻（电阻R203100K，R20447.5K，阻值需要修改），阻值需要修改）5.1.4 时钟和电源管理355.2 S3C2410 I/O5.2 S3C2410

43、 I/O端口端口vPortA (GPA) ：23个输出端口；个输出端口；vPortB (GPB) ：11个个I/O端口；端口；vPortC (GPC) ：16个个I/O端口；端口；vPortD (GPD) ：16个个I/O端口；端口；vPortE (GPE) ：16个个I/O端口；端口；vPortF (GPF) ：8个个I/O端口；端口；vPortG (GPG) ：16个个I/O端口；端口；vPortH (GPH) ：11个个I/O端口；端口；S3C2410A共有共有117个多功能复用输入输出端口（个多功能复用输入输出端口（I/O口），口），分为分为端口端口A端口端口H 8组组为满足不同系统设

44、计的需要，为满足不同系统设计的需要，每个每个I/O口可以很容易地通过口可以很容易地通过软件对其进行配置。软件对其进行配置。每个引脚的功能必须在启动主程序之前进行每个引脚的功能必须在启动主程序之前进行定义。定义。如果一个引脚没有使用复用功能，那么它可以配置为如果一个引脚没有使用复用功能，那么它可以配置为I/O口口。注意：端口注意：端口 A除了作为功能口外，只能够作为输出口使用。除了作为功能口外，只能够作为输出口使用。表表5.2.1 S3C2410A的端口的端口A I/O口配置情况口配置情况端口A可选择的引脚端功能GPA22输出nFCEGPA21输出nRSTOUTGPA20输出nFREGPA19输

45、出nFWEGPA18输出ALEGPA17输出CLEGPA16GPA12输出nGCS5nGCS1GPA11GPA1输出ADDR26ADDR16GPA0输出ADDR0端口B可选择的引脚端功能GPB10输入/输出nXDREQ0GPB9输入/输出nXDACK0GPB8输入/输出nXDREQ1GPB7输入/输出nXDACK1GPB6输入/输出nXBREQGPB5输入/输出nXBACKGPB4输入/输出TCLK0GPB3GPB0输入/输出TOUT3 TOUT0表表5.2.2 S3C2410A的端口的端口B I/O口配置情况口配置情况端口C可选择的引脚端功能GPC15GPC8输入/输出VD7 VD0GPC7

46、GPC5输入/输出LCDVF2LCDVF0GPC4输入/输出VMGPC3输入/输出VFRAMEGPC2输入/输出VLINEGPC1输入/输出VCLKGPC0输入/输出LEND表表5.2.3 S3C2410A的端口的端口C I/O口配置情况口配置情况端口D可选择的引脚端功能GPD15输入/输出VD23nSS0GPD14输入/输出VD22nSS1GPD13GPD0输入/输出VD21VD8表表5.2.4 S3C2410A的端口的端口D I/O口配置情况口配置情况端口E可选择的引脚端功能GPE15输入/输出IICSDAGPE14输入/输出IICSCLGPE13输入/输出SPICLK0GPE12输入/输

47、出SPIMOSI0GPE11输入/输出SPIMISO0GPE10GPE7输入/输出SDDAT3SDDAT0GPE6输入/输出SDCMDGPE5输入/输出SDCLK表表5.2.5 S3C2410A的端口的端口E、F I/O口配置情况口配置情况GPE4输入/输出I2SSDOI2SSDIGPE3输入/输出I2SSDInSS0GPE2输入/输出CDCLKGPE1输入/输出I2SSCLKGPE0输入/输出I2SLRCK端口FGPF7 GPF0输入/输出EINT7 EINT0端口端口G可选择的引脚端功能可选择的引脚端功能GPG15输入/输出EINT23nYPONGPG14输入/输出EINT22YMONGP

48、G13输入/输出EINT21nXPONGPG12输入/输出EINT20XMONGPG11输入/输出EINT19TCLK1GPG10GPG8输入/输出EINT18EINT16GPG7输入/输出EINT15SPICLK1表表5.2.6 S3C2410A的端口的端口G I/O口配置情况口配置情况GPG6输入/输出EINT14SPIMOSI1GPG5输入/输出EINT13SPIMISO1GPG4输入/输出EINT12LCD_PWRENGPG3输入/输出EINT11nSS1GPG2输入/输出EINT10nSS0GPG1输入/输出EINT9GPG0输入/输出EINT8端口 H可选择的引脚端功能GPH10输

49、入/输出CLKOUT1GPH9输入/输出CLKOUT0GPH8输入/输出UEXTCLKGPH7输入/输出RXD2nCTS1GPH6输入/输出TXD2nRTS1GPH5输入/输出RXD1GPH4输入/输出TXD1GPH3输入/输出RXD0GPH2输入/输出TXD0GPH1输入/输出nRTS0GPH0输入/输出nCTS0表表5.2.7 S3C2410A的端口的端口H I/O口配置情况口配置情况2022-2-1445端口寄存器及引脚配置端口寄存器及引脚配置每一个端口都有每一个端口都有4个寄存器，它们是：引脚配个寄存器，它们是：引脚配置寄存器、数据寄存器、引脚上拉寄存器等。置寄存器、数据寄存器、引脚上

50、拉寄存器等。Register Address R/W Description Reset Value GPXCON0 x560000 x0 R/W 端口端口X配置寄存器配置寄存器 X GPXDAT 0 x560000 x4 R/W 端口端口X数据寄存器数据寄存器X GPXUP0 x560000 x8 R/W 端口端口X上拉寄存器上拉寄存器X RESERVED 0 x560000 xC R/W 端口端口X保留寄存器保留寄存器-3.1 S3C2410 I/O3.1 S3C2410 I/O端口端口内存映射内存映射2022-2-1446GPADAT寄存器为准备输出的数据：寄存器为准备输出的数据：其值为

51、其值为23位位22：0注意注意： （1）当当A口引脚配置为非输出功能时，其输出无意义；口引脚配置为非输出功能时，其输出无意义；（2）端口端口 A除了作为功能口外，只能够作为输出口使用。除了作为功能口外，只能够作为输出口使用。1、端口、端口A寄存器及引脚配置寄存器及引脚配置Register Address R/W Description Reset Value GPACON0 x56000000 R/W 端口端口A引脚配置寄存器引脚配置寄存器 0 x7FFFFF GPADAT 0 x56000004 R/W 端口端口A数据寄存器数据寄存器- RESERVED 0 x56000008 -端口端口A

52、保留寄存器保留寄存器- RESERVED 0 x5600000C-端口端口A保留寄存器保留寄存器-2022-2-14471、端口、端口A寄存器及引脚配置寄存器及引脚配置位号位号 位位 名名 位值位值:0 1位号位号位位 名名 位值位值:0 122GPA22输出输出nFCE10GPA10输出输出ADDR2521GPA21输出输出nRSTOUT9GPA9输出输出ADDR2420GPA20输出输出nFRE8GPA8输出输出ADDR2319GPA19输出输出nFWE7GPA7输出输出ADDR2218GPA18输出输出ALE6GPA6输出输出ADDR2117GPA17输出输出CLE5GPA5输出输出AD

53、DR2016GPA16输出输出nGCS54GPA4输出输出ADDR1915GPA15输出输出nGCS43GPA3输出输出ADDR1814GPA14输出输出nGCS32GPA2输出输出ADDR1713GPA13输出输出nGCS21GPA1输出输出ADDR1612GPA12输出输出nGCS10GPA0输出输出ADDR011GPA11输出输出ADDR26FCE: Flash片选片选48GPBDAT-准备输出或输入的数据：准备输出或输入的数据：其值为其值为11位位10：0GPBUP-端口端口B上拉寄存器，位上拉寄存器，位10：0有意义。有意义。 0：对应引脚设置为上拉：对应引脚设置为上拉1：无上拉功能

54、：无上拉功能注意注意： 当当B口引脚配置为非输入口引脚配置为非输入/输出功能时，其寄存器中输出功能时，其寄存器中的值没有意义。的值没有意义。2、端口、端口B寄存器及引脚配置寄存器及引脚配置Register Address R/W Description Reset Value GPBCON0 x56000010 R/W 端口端口B引脚配置寄存器引脚配置寄存器 0 x0 GPBDAT 0 x56000014 R/W 端口端口B数据寄存器数据寄存器- GPBUP0 x56000018 R/W 端口端口B上拉寄存器上拉寄存器0 x0RESERVED 0 x5600001C- 端口端口B保留寄存器保留

55、寄存器-49端口端口B引脚配置寄存器引脚配置寄存器位号位号位位 名名 位值位值:00 01 10 1121,20GPB10输入输入输出输出nXDREQ0Reserved19,18GPB9输入输入输出输出nXDACK0Reserved17,16GPB8输入输入输出输出nXDREQ1Reserved15,14GPB7输入输入输出输出nXDACK1Reserved13,12GPB6输入输入输出输出nXBACKReserved11,10GPB5输入输入输出输出nXBREQReserved9,8GPB4输入输入输出输出TCLK0Reserved7,6GPB3输入输入输出输出TOUT3Reserved5,

56、4GPB2输入输入输出输出TOUT2Reserved3,2GPB1输入输入输出输出TOUT1Reserved1,0GPB0输入输入输出输出TOUT0Reserved50GPCDAT-为准备输出或输入的数据：为准备输出或输入的数据：值为值为16位位15：0GPCUP-端口端口C上拉寄存器，位上拉寄存器，位15：0有意义。有意义。 0：对应引脚设置为上拉：对应引脚设置为上拉1：无上拉功能：无上拉功能注意注意： 当当C口引脚配置为非输入口引脚配置为非输入/输出功能时，其寄存输出功能时，其寄存器中的值没有意义。器中的值没有意义。3、端口、端口C寄存器及引脚配置寄存器及引脚配置Register Addr

57、ess R/W Description Reset Value GPCCON0 x56000020 R/W 端口端口C引脚配置寄存器引脚配置寄存器 0 x0 GPCDAT 0 x56000024 R/W 端口端口C数据寄存器数据寄存器- GPCUP0 x56000028 R/W 端口端口C上拉寄存器上拉寄存器0 x0RESERVED 0 x5600002C- 端口端口C保留寄存器保留寄存器-2022-2-1451端口端口C引脚配置寄存器引脚配置寄存器位号位号位位 名名位位 值值位号位号 位名位名位位 值值000110110001101131,30 GPC15 输入输入 输出输出 VD7保留保留

58、 15,14 GPC7 输入输入 输出输出 LCDVF2 保留保留29,28 GPC14 输入输入 输出输出 VD6保留保留 13,12 GPC6 输入输入 输出输出 LCDVF1 保留保留27,26 GPC13 输入输入 输出输出 VD5保留保留 11,10 GPC5 输入输入 输出输出 LCDVF0 保留保留25,24 GPC12 输入输入 输出输出 VD4保留保留9,8 GPC4 输入输入 输出输出VM保留保留23,22 GPC11 输入输入 输出输出 VD3保留保留7,6 GPC3 输入输入 输出输出VFRAME保留保留21,20 GPC10 输入输入 输出输出 VD2保留保留5,4

59、GPC2 输入输入 输出输出VLINE保留保留19,18 GPC9 输入输入 输出输出 VD1保留保留3,2 GPC1 输入输入 输出输出VCLK保留保留17,16 GPC8 输入输入 输出输出 VD0保留保留1,0 GPC0 输入输入 输出输出VEND保留保留2022-2-1452GPDDAT-为准备输出或输入的数据：为准备输出或输入的数据：其值为其值为16位位15：0GPDUP-端口端口D上拉寄存器，位上拉寄存器，位15：0有意义。有意义。 0：对应引脚设置为上拉：对应引脚设置为上拉1：无上拉功能：无上拉功能初始化时，初始化时，15：12无上拉功能，而无上拉功能，而11：0有上拉有上拉注意

60、注意： 当当D口引脚配置为非输入口引脚配置为非输入/输出功能时，其寄存器输出功能时，其寄存器中的值没有意义。中的值没有意义。4、端口、端口D寄存器及引脚配置寄存器及引脚配置Register Address R/W Description Reset Value GPDCON0 x56000030 R/W 端口端口D引脚配置寄存器引脚配置寄存器 0 x0 GPDDAT 0 x56000034 R/W 端口端口D数据寄存器数据寄存器- GPDUP0 x56000038 R/W 端口端口D上拉寄存器上拉寄存器0 xF000RESERVED 0 x5600003C- 端口端口D保留寄存器保留寄存器-5