基于FPGA的多功能数字钟设计_第1页
基于FPGA的多功能数字钟设计_第2页
基于FPGA的多功能数字钟设计_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、基于FPGA的多功能数字钟设计摘 要：利用现代电子设计方法设计了一种基于FPGA的多功能数字钟，采用硬件描绘语言VHDL进展分频、计数、扫描和整点报时等模块的设计，通过在quartusII9.0软件中编译、仿真，先进展软件模拟系统各运行状态，最后下载到FPGA实验开发平台进展硬件调试，调试结果说明：系统可以完成设计目的的需求，到达了预期的效果。关键词：FPGA；多功能电子钟；硬件描绘语言VHDL0 引言时间一直是人们在日常生活中非常关心的一个物理参数，在很多场合人们对时间有越来越高的进度要求。数字钟是一种用数字逻辑电路技术来自动实现时、分、秒、计时的的一种装置，与传统机械时钟相比具有更高的准确

2、性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。FPGA是一种可编程使用的信号处理器件，又称为现场可编程门阵列Field Programmable Gate Arrays，FPGA，用户对它的功能定义是通过改变配置信息来实现的。与传统数字逻辑电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。本设计是在QuartusII的环境下，应用VHDL语言结合可编程逻辑器件进展的，最后通过仿真出时序图实现预定功能，硬件调试最终的结果是在数码管上显示的。1 系统设计原理结合现有的FPGA实验开发系统，在设计中为了显示的方便，小时的十位用一个两位的二进制码表示，个位用一个四位二

3、进制码表示；而分和秒的十位都用三位的二进制码表示，个位用四位的二进制码表示。设计中把时、分、秒的二进制形式译码成七位，以便在数码上显示相应的数字。另外，由于八个七段数码码管采用分时扫描的方式显示，而扫描确需要一个比较高频率的信号，直接接初始的系统时钟源。然后对输入的系统时钟进展分频来得到准确的1Hz标准计数脉冲信号，必须对。用户可以根据系统的硬件构造和自身的详细要求来设计，整点报时功能。本系统的要求是在进展整点的倒计时5秒时，让5个LED全亮，然后一次灭掉来进展整点报时的提示。2 单元模块设计1分频模块2计数模块设计3扫描模块设计4整点报时模块设计当进展整点的倒计时5秒时，用LED闪烁来进展整

4、点报时的提示，报时时间为5秒，即从整点前5秒钟开始进展报时提示，LED开始闪烁，过整点后，停顿闪烁。整点报时模块主要由加法器，2选1多路选择器，触发器和各种逻辑单元构成。整点报时模块的仿真波形图如图4所示，仿真结果满足设计的要求。3 硬件调试1硬件调试步骤2测试结果显示当进展5点的倒计时5秒时，D1-D4来回闪烁进展整点报时的提示。56秒时有3个LED灯亮，59秒时有4个LED灯亮。图5给出4时59分56秒时显示结果，LED显示倒计时结果。4 小结该系统采用VHDL和原理图相结合的设计输入方式，在QuartusII开发环境下完成设计、编译和仿真，并在FPGA实验开发系统上进展测试。测试结果说明，数码管可以正确显示计时时间，可以通过按键调整时间，整

人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论