移相全桥零电压开关pwm设计实现设计说明

1、移相全桥零电压开关PWM设计实现摘 要移相全桥电路具有结构简单、易于恒频控制和高频化,通过变压器的漏感和功率开关器件的寄生电容构成谐振电路,使开关器件的应力减小、开关损耗减小等优点,被广泛应用于功率场合。近年来随着微处理器技术的发展，各种微控制器和数字信号处理器性能价格比的不断提高，采用数字控制已经成为大中功率开关电源的发展趋势。相对于用实现的模拟控制，数字控制有许多的优点。本文的设计采用TI公司的高速数字信号处理器TMS320F28027系列的DSP作为控制器。该模块通过采样移相全桥零电压DC-DC变换器的输出电压、输入电压与输出电流，通过实时计算得出移相PWM信号，然后经过驱动电路驱动移相

2、全桥零电压DC-DC变换器的四个开关管来达到控制目的。实验表明这种控制策略是可行的，且控制模块可以很好的实现提出的控制策略。关键词：移相全桥；零电压；DSPPhase-shifted Full-bridgeZero-voltage SwitchingPWMDesign and ImplementationABSTRACTPhase-shifted full-bridge circuithastheadvantagesofsimple structure,easy toconstant frequencycontroland high-frequencyresonant circuitconst

3、itutedbytheleakage inductanceofthetransformerandthe parasitic capacitanceofthepower switching devices, toreducethestressoftheswitching devices, switchingloss is reduced,which widely used in high-poweroccasion. In recent years, with thedevelopment of microprocessor technology, a variety of microcontr

4、ollers and digitalsignalprocessorcost performancecontinues to improve, the use of digital controlhas becomethe development trendofthelargeandmedium-sized powerswitching power supply. Relative toachieveanalogcontrol, digitalcontrolhas many advantages.The design usesDSP ,the TI company TMS320F28027 se

5、ries of high-speed digital signal processor, as the controller. The module through the samplingphase-shiftedfull-bridgezero-voltageDC-DC converteroutput voltage, inputvoltage and outputcurrent, obtainedthrough real-timecalculation ofphase-shiftedPWM signalphase-shiftedfull-bridgezero-voltageDC-DCcon

6、version, and then afterthedrive circuitthe fourswitchcontrol purposes. Theexperiments show thatthis control strategyis feasible,andthecontrol modulecanachievethe proposed control strategy.Keywords: phase-shifted full-bridge；zero-voltage；DSP目 录1引言11.1移相全桥软开关研究背景与现状11.2本文要做的工作12移相全桥电路的工作原理22.1电路工作状态与特

7、点22.2电路的运行模式分析32.2.1工作过程分析32.3软开关实现的条件73DSP结构功能93.1DSP适合于数字信号处理的特点93.2TMS320系列DSP概况93.3TMS320F2802x芯片特点93.4CCSv5平台113.5利用CCSv5.1导入已有工程123.6利用CCSv5.1调试工程134系统程序设计实现144.1PWM的产生原理144.2主程序的流程图144.3程序设计174.4最终实现的波形图175总结22参考文献23致2424 / 281引言1.1移相全桥软开关研究背景与现状1随着电力电子技术的飞速发展，电子设备与人们的关系越来越密切，可靠的电子设备都离不开可靠的电源

8、。进入20世纪90年代以后，开关电源相继进入了电子、电气设备等领域，通信电源、电子检测电源等都已经广泛采用开关源，从而在很大程度上对开关电源的技术的发展起到了很好的推动作用。开关电源是采用电力电子技术，通过控制开关管的通断，来达到变换输入和输出能量关系的一种电源。软开关技术是20世纪80年代初由泽元教授直接提出的，并应用于DC-DC变换中，由于它具有减少变换器的开关损耗，降低电磁干扰等特点，所以在各种电力电子变换器中得到了广泛的应用。全桥变换电路拓扑是DC-DC变换器中比较常见的拓扑之一，在功率场合中得到广泛应用。全桥拓扑电路的主要优点在于开关器件可以承受的电压和电流的应力较小，高频变压器的变

9、换效率较高，开关频率固定等。全桥拓扑电路根据其输入的方式可以分为电压型和电流型这两种，其中电压型DC-DC全桥拓扑是在Buck的基础上衍生出来的，因此也成为全桥Buck变换器。移相全桥电路的移相控制方式的实质上是谐振变换技术和PWM变换技术的结合，利用功率开关管上的寄生电容和高频变压器的漏感作为谐振元件，实现移相全桥电路的四个功率开关管在零电压情况下开通，实现了恒频软开关技术。移相全桥软开关变换电路是通过控制两桥臂对角开关管驱动脉冲的移相角度，来调节输出电压的大小。两桥臂的对角开关管驱动脉冲相差一个移相角，同一桥臂上下开关管成180度互补导通并且没有死区。利用功率开关管上的寄生电容和高频变压器

10、的漏感来实现谐振，以错过在大电压和大电流下的硬开关状态，有效克服了在感性关断下的电压尖峰和容性开通时的电流尖峰。因此在大功率变换场合，移相全桥软开关变换器得到了广泛应用。1.2本文要做的工作1）本文首先对移相全桥ZVS变换器的拓扑结构、工作原理等电路性能进行了系统的分析，得出了移相全桥ZVS变换器电路的独特优点。并分析了移相全桥ZVS变换器实现PWM控制的各种控制策略。2)控制电路的设计采用TI公司的高性能数字信号处理器TMS320F28027系列DSP作为控制器,通过软件编程来实现而提出的控制策略，并和一些数字逻辑电路一起产生移相全桥变换器的移相PWM控制电路。2移相全桥电路的工作原理2移相

11、全桥零电压开关 PWM 电路原理图如图 2-1所示。为输入直流电压。为功率 MOSFET，并联的二极管为 MOSFET 部寄生二极管，为 MOSFET 的输出结电容。为谐振电感。变压器输出采用全桥整流，经 滤波输出直流电压 。为输出负载。图2-1移相全桥电路原理图2.1电路工作状态与特点1）同硬开关全桥电路相比，仅增加了一个谐振电感，就使四个开关均为零电压开通。2）变换器工作在恒频 PWM 调制方式。3）每个开关管的导通占空比为小于但接近50%，固定不变。为了防止直通，同一个桥臂的两个开关管互补导通。同时设置了一定安全围的死区，即同时处于关断状态的时间间隔。4）互为对角的两对开关管和，的波形比

12、超前 时间，而 的波形比 超前 时间，因此称和为超前桥臂，而称和为滞后桥臂。5）开关管、的驱动波形相位是固定不变的，开关管、的驱动波形相位是可调的。变换器通过调节超前桥臂 的驱动波形相位，即调节有效占空比，来控制变换器的输出电压。6）有开关管或同时导通时，变压器才向副边输送功率。其余时间段电路处在续流或关断状态。2.2电路的运行模式分析分析时假设：1) 所有功率 MOSFET 开关管均为理想，忽略正向压降与开关时间；2) 四个开关管的输出电容相等，即=,1，2，3，4，为常数；3) 忽略变压器绕组与线路中的寄生电阻。2.2.1工作过程分析时段：与导通，电容(=2,3)被输入电源充电。变压器原边

13、电压 。 功率由变压器原边输送到负载。此状态原、副边的电流回路如图 2-2所示。直到 时刻关断。此时原边电流增长到最大值 。图2-2t0t1时刻等效电路图时段：时刻开关关断后，电容 、与电感、构成谐振回路，等效电路如图 2-3所示。在这个时段里，变压器原边谐振电感 和滤波电感是串联的，而且 很大，因此可以认为原边电流 近似不变，类似于一个恒流源，其大小为。上电压线性增加， 上电压线性下降，即不断下降，直到，的体二极管导通，电流通过的体二极管续流。 (2-1) (2-2)当的电压下降至零，的反并联二极管自然导通，该模态所用的时间为： （2-3）图2-3t1t2时刻等效电路图时段：t2时刻开关开通

14、，由于此时其反并联二极管正处于导通状态，因此为零电压开通。等效电路如图 2-4所示。此时，的电压被钳为到 0 V。原边谐振电感的电流通过、变压器原边进行环流状态。由于回路阻消耗，电流值稍有下降。图2-4t2t3时刻等效电路图时段：时刻开关关断后，变压器二次侧 同时导通，变压器一次侧和二次侧电压均为零，相当于短路。此时，等效电路如图 2-5所示。图2-5t3t4时刻等效电路图此时 、与构成谐振回路。的电流不断减小，B 点电压不断上升，直到的反并联二极管导通，等效电路如图 2-6所示。这种状态维持到时刻开通。因此为零电压开通。图2-6t3t4时刻等效电路图时段：开通后，的电流继续减小，等效电路如图

15、 2-7所示。下降到零后反向增大，此时原边电流的表达式为：(2-4)图2-7t4t5时刻等效电路图时刻，变压器二次侧、的电流下降到零而关断，电流全部转移到、中，等效电路如图2-8所示。在此时间段，尽管变压器原边有电压波形，但没有提供负载电流，即成为占空比丢失状态。图2-85时刻等效电路图时段：变压器输出能量，等效电路如图 2-9所示。图2-9t5t6时刻等效电路图到此时段为止，电路完成了半个工作周期的工作过程。下半个工作周期的变换过程与前面阐述的过程基本一样，在此不再叙述了。2.3软开关实现的条件互为对角开关的关断时间错开是实现软开关的必要条件。在前述讨论中我们可以看出，移相控制可以满足这个要

16、求。按照一般的定义，如果某一桥臂的开关首先关断，则称此桥臂为超前桥臂，另一桥臂则称之为滞后桥臂。通过上述分析可知，不管是超前桥臂还是滞后桥臂的开关管转换时，都形成了谐振回路。谐振时，参与谐振的电感释放储能，使谐振电容电压下降到零，从而实现 ZVS。所以 ZVS 条件为：电感能量必须大于所有参与谐振的电容能量。1）超前臂ZVS条件分析、相互转换时，变压器处于能量传送阶段。原边电流，滤波电感很大，可看作是恒流负载。原边等效电感 所以根据 ZVS 条件，电感能量必须大于所有参与谐振的电容能量，应有：励磁能量>(2-5)式中: 是考虑 MOSFET 输出电容非线性的等效电容值，为变压器绕组分布电

17、容。由式（2-5）可见，实现 ZVS 的电感能量包括： 和励磁能量，相当大，故即使轻载下超前桥臂较容易满足 ZVS 条件。2) 滞后桥臂 ZVS 条件分析、相互转换时，变压器副边处于续流阶段。参与谐振的电感只有原边的谐振电感，所以根据ZVS 条件：电感能量必须大于所有参与谐振的电容能量，应有： (2-6)由式（2-6）可见，实现 ZVS 主要靠原边电感储能，轻载时不够大。因此滞后桥臂不易满足 ZVS 条件。3DSP结构功能数字信号处理器DSP是一种具有特殊结构的微处理器，与普通的单片机相比，它的一些独有的特点非常适合进行数字信号处理。3.1DSP适合与数字信号处理的特点61)改进的哈佛结构计算

18、机总线结构分两种。一种是·诺依曼结构，其特点是程序和数据共用一个存储空间，统一编址依靠指令计数器提供的地址来区分是指令还是数据地址。由于对数据和程序进行分时读写，速度较慢，虽然半导体工艺的发展可弥补这一缺点，但这一结构不适合进行具有高度实时要求的数字信号处理。另外一种是哈佛结构，其主要特点是程序和数据具有独立的存储空间，有各自独立的程序和数据线；2)流水线操作；3)用硬件乘法器一般的单片机采用移位和加法来实现乘法运算，速度较慢，而DSP采用硬件乘法器，则可大大提高乘法运算速；4)特殊的DSP指令；5)快速的指令周期DSP芯片采用低工作电压的CMOS技术，使得DSP主频不断提高，有些型

19、号的DSP指令周期已经下降到5nS；6)良好的多机并行运行能力随着要求处理数据容量不断增加，DSP芯片价格的下降。多个DSP芯片并行处理已经成为近些年来的研究热点，某些型号的DSP专门提供了用于多个并行运行的通信接口。3.2TMS320系列DSP概况TI公司TMS320系列DSP的体系结构专为实时信号处理而设计，该系列DSP控制器则将实时处理能力和控制器外设功能集于一身，为系统实现数字控制应用提供了一个理想的解决方案。下列特性使得TMS320系列成为很多解决方案的理想选择：1） 灵活的指令集；2） 在的灵活操作性；3） 高速运算能力；4） 改进的并行结构；5） 有效的成本。3.3TMS320F

20、2802x芯片特点7由于本课题应用DSP实现对开关电源的控制，需要能够产生PWM波形的DSP，另外开关电源开关频率较高，要求DSP处理速度要较快。TMS320F2802X Piccolo系列DSP是TI公司的最新基于TMS320C28XTM核的定点处理器。它通过DSP和MCU功能的整合，弥补了传统意义上二者的不足，实现了计算与控制的完美结合。新型TMS320F2802X/3X Piccolo系列DSP微控器包含高达128KB的快闪存储器、部硬件模拟比较器、12位ADC、EPWM，以与包括通信协议、片上振荡器、通用I/O等各种标准外设。其寄存器资源十分丰富，配置特别的灵活，可以通过实时更改寄存器

21、配置，由部硬件产生所需的逻辑信号，大大降低了程序的编写难度。TMS320F28027芯片的特点如下：1)有高效率32位的CPU(TMS320F2802X)，60MHZ的时钟频率，单周期指令为16.67ns6*16 和 32*32 的乘法运算，6*16 双乘法器，高代码效率，快速中断响应处理以与哈佛总线结构；2)低成本、低功耗，单一的3.3V 供电电源，无电源排序要求以与上电复位和复位要求；3)时钟系统，片上晶体振荡器（可用于SCI通信）/外部时钟输入，看门狗时钟模块，时钟丢失检测电路；4)22 个可编程，带输入滤波的多路复用 GPIO 引脚，除用以JTAG（35-38）的4个引脚，可用引脚只有

22、18个；5)外设中断扩展 PIE 模块，支持所有外设中断；6)3 个 32 位 CPU 定时器；7)每个EPWM 模块具有16位独立定时器；8)片上存储器Flash（16位32k，64k）、SARAM（16位 6k，12k）、OTP（16位 1k），BOOTROM；9)128 位安全密钥；10)通信接口，UART 模块、 SPI 模块与 IIC 模块；11)增强的控制外设，两组共8路增强型脉宽调制器(EPWM)、 3对互补高分辨率 PWM (HRPWM)，增强型捕获模块(ECAP)，13路12位 ADC，转换时间216.67ns，片上温度传感器，比较器；12)48个引脚；13)无并口总线；14

23、)无 MCBSP 模块；15)无ECAN模块；16)具有入门的亲和力，c2000入门级芯片；17)应用领域：数字照明、电机控制、数字电源转换、精密传感器。图3-12802x 48 引脚 PT LQFP（顶视图）图3-22802x 38 引脚 DA TSSOP（顶视图）3.4CCSv5平台CCSv5是建立在Eclipse基础上的一个集成开发环境（IDE），融合TI设备的支持与功能；Eclipse 是一个开源框架平台，目前由IBM牵头有150多家软件公司参与到Eclipse项目中，成为了一个庞大的Eclipse联盟，TI将直接向开源社区提交改进；众多插件的支持使得Eclipse拥有其他功能相对固定

24、的IDE软件很难具有的优势，用户可随意将Eclipse插件或TI工具拖入现有CCSv5环境；用户可以享受到Eclipse中所有最新的改进所带来的便利。3.5利用CCSv5.1导入已有工程1）假如，某工程LAB1，下面以LAB1为例来说明导入工程的步骤。首先打开CCSv5.1并确定工作区间C:UsersAdministrator，选择File->Import弹出图3-3对话框，在Code Composer Studio下选择Existing CCS/CCE Eclipse Projects。 图3-3导入新的CCSv5工程文件 2）单击Next得到图3-4的对话框。 图3-4 选择导入工程

25、目录 3）单击Browse，选择：C:UsersAdministrator.PTVDBSX4JV VNA（在此之前，需将实验代码复制到工作区间下）。 4）单击Finish，即可完成已有工程的导入。3.6利用CCSv5.1调试工程1）以本次设计的实验为例，首先将zac工程进行编译：选择Project->Build Project，编译工程。编译结果没有错误，可以进行下载调试；如果程序有错误，会在Problems窗口显示，根据错误修改程序，并重新编译，直到没有错误。2）单击按钮进行下载调试。3）单击运行程序，观察显示结果。4系统程序设计实现4.1PWM的产生原理81）模块设置初始化相关寄存器

26、的值后，使能定时器，计数器通过一定计数方式开始计数，它的值不断与相关的比较寄存器的值进行比较，当定时器计数值与比较寄存器值相匹配时，相关的PWM输出将发生跳变。对称PWM波形，即PWM波形关于PWM周期中心对称，需要在一个计数周期比较两次，如下图4-1所示，在一个计数周期，EPWMXA、EPWMXB分别对CMPA、CMPB进行了两次比较。只能在增减计数模式下产生，如图4-1，为在增减计数模式下产生的对称的PWM波形。图4-1对称PWM波形非对称PWM波形和对称PWM波形相对应，可以在增计数模式、减计数模式、增减计数模式下产生。图4-2所示，为在增减计数模式下产生的非对称PWM波形。图4-2非对

27、称PWM波形2）寄存器配置输出对称PWM波形，TB设置为增减计数模式，在增计数时TBPRD = CA的时候EPWMXA输出高电平，在减计数时TBPRD=CA的时候输出低电平，如图4-1所示。输出非对称PWM波形，TB设置为增减计数模式，在TBPRD = CA的时候EPWMXA输出高电平，在TBPRD=CB的时候输出低电平，如图4-2所示。4.2主程序的流程图系统初始化初始化GPIO初始化PIE寄存器、矢量表初始化EPWM开始初始化ADC清中断标志开中断循环等待图4-3主程序流程图上升沿下降沿中断响应CTRDIR=1对EPWM1相关寄存器做A模式配置对EPWM1相关寄存器做B模式配置ADC采样均

28、值滤波数字PI中断返回YN图4-4中断处理程序图4.3程序设计#define EPWM1_TIMER_TBPRD 2000 / 时间寄存器#define EPWM1_MAX_CMPA 1950#define EPWM1_MIN_CMPA 50#define EPWM1_MAX_CMPB 1950#define EPWM1_MIN_CMPB 50#define EPWM2_TIMER_TBPRD 2000 / 时间寄存器#define EPWM2_MAX_CMPA 1950#define EPWM2_MIN_CMPA 50#define EPWM2_MAX_CMPB 1950#define EP

29、WM2_MIN_CMPB 50#define EPWM3_TIMER_TBPRD 2000 / 时间寄存器#define EPWM3_MAX_CMPA 950#define EPWM3_MIN_CMPA 50#define EPWM3_MAX_CMPB 1950#define EPWM3_MIN_CMPB 1050以上代码段实现的功能是对每个定时器进行时间配置。GPIO_setPullUp(myGpio, GPIO_Number_0, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_1, GPIO_PullUp_Disable);

30、GPIO_setMode(myGpio, GPIO_Number_0, GPIO_0_Mode_EPWM1A);GPIO_setMode(myGpio, GPIO_Number_1, GPIO_1_Mode_EPWM1B);GPIO_setPullUp(myGpio, GPIO_Number_2, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_3, GPIO_PullUp_Disable);GPIO_setMode(myGpio, GPIO_Number_2, GPIO_2_Mode_EPWM2A);GPIO_setMode(m

31、yGpio, GPIO_Number_3, GPIO_3_Mode_EPWM2B);GPIO_setPullUp(myGpio, GPIO_Number_4, GPIO_PullUp_Disable);GPIO_setPullUp(myGpio, GPIO_Number_5, GPIO_PullUp_Disable);GPIO_setMode(myGpio, GPIO_Number_4, GPIO_4_Mode_EPWM3A);GPIO_setMode(myGpio, GPIO_Number_5, GPIO_5_Mode_EPWM3B);以上代码段是对GPIO引脚的定义，使EPWM1A的波形在

32、GPIO的0引脚输出，EPWM1B的波形在GPIO的1引脚输出，同理EPWM2A、EPWM2B、EPWM3A、EPWM3B分别在GPIO的2、3、4、5引脚输出。WDOG_disable(myWDog);CLK_enableAdcClock(myClk);(*Device_cal)();CLK_disableAdcClock(myClk);CLK_setOscSrc(myClk, CLK_OscSrc_Internal);PLL_setup(myPll, PLL_Multiplier_10, PLL_DivideSelect_ClkIn_by_2);PIE_disable(myPie);PIE

33、_disableAllInts(myPie);CPU_disableGlobalInts(myCpu);CPU_clearIntFlags(myCpu);执行基本的系统初始化，选择部振荡器作为时钟源，设置PLL X10/ 2这将产生50Mhz的=10MHz*10/2的时钟频率,禁用PIE和所有中断。interruptvoidepwm1_isr(void) update_compare(&epwm1_info); PWM_clearIntFlag(myPwm1); PIE_clearInt(myPie, PIE_GroupNumber_3);更新CMPA和CMPB的值，清除此计时器中断标

34、志，确认此中断接收中断3组。以上此程序段为epwm1的中断子程序。voidInitEPwm1Example() CLK_enablePwmClock(myClk, PWM_Number_1); PWM_setPeriod(myPwm1, EPWM1_TIMER_TBPRD); PWM_setPhase(myPwm1, 0x0000); PWM_setCount(myPwm1, 0x0000); PWM_setCmpA(myPwm1, EPWM1_MIN_CMPA); PWM_setCmpB(myPwm1, EPWM1_MIN_CMPB); PWM_setCounterMode(myPwm1,

35、PWM_CounterMode_UpDown); PWM_disableCounterLoad(myPwm1); PWM_setHighSpeedClkDiv(myPwm1, PWM_HspClkDiv_by_1); PWM_setClkDiv(myPwm1, PWM_ClkDiv_by_1);设置定时时钟，设定定时器的周期，相位为0，清除计数器，设置A的比较值，设置B的比较值，设置计数模块，禁用相位负，开始计数，时钟比为1。 PWM_setShadowMode_CmpA(myPwm1, PWM_ShadowMode_Shadow); PWM_setShadowMode_CmpB(myPwm1

36、, PWM_ShadowMode_Shadow); PWM_setLoadMode_CmpA(myPwm1, PWM_LoadMode_Zero);PWM_setLoadMode_CmpB(myPwm1, PWM_LoadMode_Zero);设置阴影，在计数过程中，当需要向改变定时器的周期寄存器中的值时，数据会首先写入定时器的阴影寄存器中。 PWM_setActionQual_CntUp_CmpA_PwmA(myPwm1, PWM_ActionQual_Set); PWM_setActionQual_CntDown_CmpA_PwmA(myPwm1, PWM_ActionQual_Clear

37、); PWM_setActionQual_CntUp_CmpB_PwmB(myPwm1, PWM_ActionQual_Set); PWM_setActionQual_CntDown_CmpB_PwmB(myPwm1, PWM_ActionQual_Clear); 事件A上设置PWM1A，增计数。事件A上清除PWM1A，减计数。事件B上清除PWM1B，减计数。事件B上设置PWM1B，增计数。定时计数器TBCTR和CMPA或者CMPB比较后产生的信号送给AQ模块,由AQ模块确定产生什么变化，以改变PWM电平的变化。 PWM_setIntMode(myPwm1, PWM_IntMode_Count

38、erEqualZero); PWM_enableInt(myPwm1); PWM_setIntPeriod(myPwm1, PWM_IntPeriod_ThirdEvent); 在改变比较值得地方中断，第三个事件产生INT，选择INT零事件。以上程序段为初始化EPWM1的程序代码。void update_compare(EPWM_INFO *epwm_info)if(epwm_info->EPwmTimerIntCount = 10) epwm_info->EPwmTimerIntCount = 0; if(epwm_info->EPwm_CMPA_Direction = E

39、PWM_CMP_UP) if(PWM_getCmpA(epwm_info->myPwmHandle) < epwm_info->EPwmMaxCMPA) PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) + 1); else epwm_info->EPwm_CMPA_Direction = EPWM_CMP_DOWN; PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHand

40、le) - 1); 每个10次的中断改变一下CMPA和CMPB的值，如果我们增加CMPA的值，检查，看看我们是否达到了最大值。如果没有，增加CMPA，否则改变方向并降低CMPA的值。 Elseif(PWM_getCmpA(epwm_info->myPwmHandle) = epwm_info->EPwmMinCMPA) epwm_info->EPwm_CMPA_Direction = EPWM_CMP_UP; PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) + 1);

41、else PWM_setCmpA(epwm_info->myPwmHandle, PWM_getCmpA(epwm_info->myPwmHandle) - 1); 如果我们减少CMPA的值，检查，看看CMPA是否达到最小值。如果没有达到那么减少CMPA的值，否则改变方向，增加CMPA的值。以上程序段实现的功能是对EPWM1模块做A模式的配置。4.4最终实现的波形图图4-5左右桥臂对应开关管S1，S3的驱动信号图图4-5是左右桥臂对应开关管的驱动信号图，可以看出两者的相差延迟时间为2us，并且驱动电压波形是一个正负半周对称的交流信号，负电压驱动波形可以加快MOSFET的关断速度。图4-6逆变桥的电压输出波形图4-7驱动波