电子设计自动化第二章

1、第二章 可编程逻辑器件的应用第一节第一节 概述概述 可编程逻辑器件的发展历程可编程逻辑器件的发展历程输 入缓冲电路与阵列或阵列输出缓冲电路输入输出图图3-1 基本基本PLD器件的原理结构图器件的原理结构图一、一、 可编程逻辑器件的发展历程可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器件器件改进的改进的 PLA 器件器件GAL器件器件FPGA器件器件EPLD 器件器件CPLD器件器件内嵌复杂内嵌复杂功能模块功能模块的的SoPC二、可编程逻辑器件的分类 按集成度按集成度(PLD)(PLD)分类分类 可编程逻辑器件（PLD） 简单PLD 复杂PLD PROM P

2、AL PLA GAL CPLD FPGA 二、可编程逻辑器件的分类 在具体区分时，一般以在具体区分时，一般以GAL22V10作作为对比，集成度大于为对比，集成度大于GAL22V10的称的称为复杂为复杂PLD,反之归类为简单反之归类为简单PLD。二、可编程逻辑器件的分类从结构上分：从结构上分：（1）乘积项结构器件。基本结构为）乘积项结构器件。基本结构为“与与-或或”阵列的器件。如大部分简单阵列的器件。如大部分简单PLD和和CPLD.（2）查找表结构器件。由简单的查找表组）查找表结构器件。由简单的查找表组成可编程门，在构成阵列形式，如成可编程门，在构成阵列形式，如FPGA。二、可编程逻辑器件的分类

3、从编程工艺上分从编程工艺上分（1）熔丝（）熔丝（Fuse）型器件）型器件 早期的早期的PROM（2）反熔丝（）反熔丝（Antifuse）型器件）型器件 Actel的的FPGA 无论是熔丝还是反熔丝结构，都只能编程一次，无论是熔丝还是反熔丝结构，都只能编程一次，称为称为OTP器件，一次可编程器件。器件，一次可编程器件。二、可编程逻辑器件的分类（3）EPROM型型 紫外线型擦除电可编程逻辑器紫外线型擦除电可编程逻辑器件件（4）EEPROM型型 电可擦写可编程器件电可擦写可编程器件 现有大现有大部分部分CPLD及及GAL器件器件（5）SRAM型型 SRAM查找表结构器件查找表结构器件 大部分大部分F

4、PGA（6）Flash型。可实现多次可编程，也可以做型。可实现多次可编程，也可以做到掉电以后不需要重新配置。到掉电以后不需要重新配置。可编程器件的优势 可编程器件法将可编程器件法将ASIC的设计从半导体工艺师手中，的设计从半导体工艺师手中，转移到电路设计师手中。其前提是半导体工艺师转移到电路设计师手中。其前提是半导体工艺师提供超大规模可编程芯片。可编程芯片资源丰富，提供超大规模可编程芯片。可编程芯片资源丰富，使电路设计师能将整个电子系统装到一个使电路设计师能将整个电子系统装到一个“白白”片中。这种方法没有投片风险，现场布线完成功片中。这种方法没有投片风险，现场布线完成功能指定能指定, ,提高设

5、计灵活性；可反复编程擦写；成提高设计灵活性；可反复编程擦写；成本低；设计周期短。本低；设计周期短。三、CPLD和FPGA的特点及应用范围 CPLD:主要是由可编程逻辑宏单元（主要是由可编程逻辑宏单元（LMC)围绕围绕中心的可编程互连矩阵单元组成，其中中心的可编程互连矩阵单元组成，其中LMC逻辑逻辑结构较复杂，并具有复杂的结构较复杂，并具有复杂的I/O单元互连结构，单元互连结构，可由用户根据需要生成特定的电路结构，完成一可由用户根据需要生成特定的电路结构，完成一定的功能。定的功能。 特点：据有点擦写特性，可边界扫描、在线编程，特点：据有点擦写特性，可边界扫描、在线编程，逻辑电路具有可预测性。逻辑

6、电路具有可预测性。图图3-26 MAX7000系列的单个宏单元结构系列的单个宏单元结构PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄 存 器旁路并行扩展项通往 I/O模块通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟QDEN来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择2图图3-27- MAX7128S的结构的结构二、CPLD和FPGA的特点及应用范围 FPGA: 由可编程逻辑功能块，可编程由可编程逻辑功能块，可编程I/O块和可块和可编程内部互连三种可编程资源组成。编程内部互连三种可编程资源组成。 特点：可以实时地改变器件功能，掉电数据丢失，特点：可以

7、实时地改变器件功能，掉电数据丢失，内部延时时间不固定，可利用资源丰富。内部延时时间不固定，可利用资源丰富。一个一个N输入查找表输入查找表 (LUT，Look Up Table)可以实现可以实现N个输入变量的任何逻辑功个输入变量的任何逻辑功能，如能，如 N输入输入“与与”、 N输入输入“异或异或”等。等。输入多于输入多于N个的函数、方程必须分开用几个查找表（个的函数、方程必须分开用几个查找表（ LUT）实现）实现输出输出查黑查黑找盒找盒表子表子输入输入1输入输入2输入输入3输入输入4什么是查找表什么是查找表?基于查找表的结构模块基于查找表的结构模块 0000010100000101输入 A 输入

8、 B 输入C 输入D 查找表输出16x1RAM查找表原理查找表原理多路选择器FLEX10K系列器件系列器件FLEX 10K内部结构内部结构.IOCIOCIOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC逻辑单元逻辑单元.IOCIOC.IOCIOCIOCIOC.快速通道互连快速通道互连逻辑阵列块逻辑阵列块 (LAB)IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCFLEX 10K系列FPGA结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式嵌入式阵列块阵列块EAB的大小灵活

9、可变通过组合EAB 可以构成更大的模块不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器EAB 的字长是可配置的256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8(5) 嵌入式阵列块嵌入式阵列块EAB是在输入、输出口上带有寄存器的是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式块，是由一系列的嵌入式RAM单元构成。单元构成。图图3-40 用用EAB构成不同结构构成不同结构的的RAM和和ROM 输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8 , 4 , 2 ,

10、 1 数据宽度8 , 4 , 2 , 1地址宽度 8,9,10,11 写使能输入时钟EAB 可以用来实现乘法器 VS非流水线结构非流水线结构,使用使用35个个 LE,速度为速度为 34 MHz 流水线结构速度为流水线结构速度为100 MHz, EAB8890 MHz用用EAB实现的流水线乘法器操作速度可达实现的流水线乘法器操作速度可达 90 MHz!实例实例: 4x4 乘法器乘法器+(6 LE)+(6 LE)+(7 LE)8LELELELELELELELELELELELELELELELE二、CPLD和FPGA的特点及应用范围 应用范围应用范围CPLD适合于设计译码等复杂组合逻辑；适合于设计译码

11、等复杂组合逻辑；FPGA适合于复杂的时序逻辑；适合于复杂的时序逻辑；第二节 FPGA/CPLD产品概述主流主流CPLD/FPGA器件的发展及性能器件的发展及性能FPGA/CPLD生产商 FPGA/CPLD生产商 FPGA/CPLD生产商 Altera公司系列产品主要性能公司系列产品主要性能Xilinx系列产品主要性能系列产品主要性能Lattice系列产品主要性能系列产品主要性能第三节第三节 CPLD/FPGACPLD/FPGA的编程与配置的编程与配置目前常见的大规模可编程逻辑器件的编程工艺有目前常见的大规模可编程逻辑器件的编程工艺有三种：三种：1、基于电可擦除存储单元的、基于电可擦除存储单元的

12、EEPROM或或Flash技术。技术。CPLD一般采用此技术编程。一般采用此技术编程。2、基于、基于SRAM查找表的编程单元，编程信息保查找表的编程单元，编程信息保持在持在SRAM中，中，SRAM在掉电后信息立即丢失，在掉电后信息立即丢失，在下次上电后，还要重新载入编程信息。大部在下次上电后，还要重新载入编程信息。大部分分FPGA采用此种编程工艺。采用此种编程工艺。3、基于反熔丝编程单元、基于反熔丝编程单元。ACTEL的的FPGA、Xinlinx部分早期的部分早期的FPGA采用此结构，现在已采用此结构，现在已不用。此编程方法是一次可编程性。不用。此编程方法是一次可编程性。第三节第三节 CPLD

13、/FPGACPLD/FPGA的编程与配置的编程与配置 CPLD编程和编程和FPGA配置可以使用专用的编配置可以使用专用的编程设备，可以使用下载电缆，如程设备，可以使用下载电缆，如ALTERA的的Byteblaster(MV)并行下载电缆，连接并行下载电缆，连接PC机的并行打印口和需要编程或配置的器件，机的并行打印口和需要编程或配置的器件，并与并与MAX+PLUSII配合可以对配合可以对Altera公司公司的多种的多种CPLD、FPGA进行配置和编程。进行配置和编程。此接口既可作编此接口既可作编程下载口，也可作程下载口，也可作JTAG接口接口 ALTERA ALTERA 的的 ByteBlast

14、erByteBlaster（MVMV）下载接口）下载接口图图3-46 10芯下载口芯下载口引脚12345678910PS 模式DCKGNDCONF_DONEVCCnCONFIG-nSTA TUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS-TDIGND表表3-3 图图3-46 接口各引脚信号名称接口各引脚信号名称一、CPLD的ISP方式编程 在系统可编程（在系统可编程（ISP）是当系统上电并正）是当系统上电并正常工作时，计算机通过系统中的常工作时，计算机通过系统中的CPLD拥拥有有ISP接口直接对其编程，器件在编程接口直接对其编程，器件在编程后立即进入正常工作状态。后立即进入正

15、常工作状态。ISPISP功能提高设计和应用的灵活性功能提高设计和应用的灵活性n 减少对器减少对器件的触摸件的触摸和损伤和损伤n 不计较器不计较器件的封装件的封装形式形式n 允许一般的允许一般的存储存储n 样机制造方样机制造方便便n 支持生产和支持生产和测试流程中测试流程中的修改的修改n 允许现场硬允许现场硬件升级件升级n 迅速方便地迅速方便地提升功能提升功能未编程前先焊未编程前先焊接安装接安装系统内编程系统内编程-ISP在系统现场重在系统现场重编程修改编程修改图图3-47 CPLD编程下载连接图编程下载连接图TCK、TDO、TMS、TDI为为CPLD的的JTAG口口对CPLD编程图图3-48

16、多多CPLD芯片芯片ISP编程连接方式编程连接方式二、使用二、使用PCPC并口配置并口配置FPGAFPGA ICR:In-Circuit Reconfigurability 在线在线可重配置方式，即允许在器件已经配置好可重配置方式，即允许在器件已经配置好的情况下进行重新配置，以改变电路逻辑的情况下进行重新配置，以改变电路逻辑结构和功能。结构和功能。 FPGA设计过程中可以通过连接设计过程中可以通过连接PC机的下机的下载电缆快速地下载设计文件至载电缆快速地下载设计文件至FPGA进行硬进行硬件验证件验证。AlteraAltera SRAM LUT SRAM LUT结构器件的结构器件的6 6种配置方

17、式种配置方式（1）配置器件，如）配置器件，如EPC器件进行配置。器件进行配置。（2）PS（被动串行）（被动串行） MSEL1=0 MSEL0=0 （3）PPS(被动并行同步被动并行同步) MSEL1=1 MSEL0=0 （4）PPA（被动并行异步）（被动并行异步） MSEL1=1 MSEL0=1 （5）PSA（被动串行异步）（被动串行异步） MSEL1=1 MSEL0=0 （6）JTAG MSEL1=0 MSEL0=0 二、使用二、使用PC并行口配置并行口配置FPGA图图3-49 FLEX10K PS模式配置时序模式配置时序 图图3-50 多多FPGA芯片配芯片配置电路置电路 FLEX、ACE

18、X、APEX等系列 FPGA器件配置连线图 注意：1、不要忘了将多片配 置 控制信号nCE 引 脚接地！2、作为PS配置模式， 不要忘了将配置模式 控制信号脚MSEL1和 MSEL0都接地！FLEX、ACEX、APEX系列系列FPGA 配置电路配置电路 FPGA Passive Serial Configuration 被动串行配置模式被动串行配置模式10针标准配置/下载接口通过配置电路后与PC机的并行接口相接对FPGA配置主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件配置器件插座插座三、三、 用专用配置器件配置用专用配置器件配置FPGAFPGA 用专用配置器件能够实现载用专用配置器件能够实现载FPGA上电后自动加上电后自动加载配置。专用配置器件多采用串行的载配置。专用配置器件多采用串行的PROM器件，器件，大容量的大容量的PROM器件也提供并行接口。器件也提供并行接口。 按专用配置器件的可编程次数可分为：按专用配置器件的可编程次数可分为： OTP(一次可编程一次可编程)器件和多次可编程器件。器件和多次可编程器件。器 件功能描述封装形式EPC216956801 位，3.3/5V 供电20 脚 PLCC、32 脚 TQFPEPC110464961