L-Edit实验指导书 - 图文-

1、MEMS原理实验(L-Edit指导书电子信息科学与技术前言近年来,集成电路设计的发展非常迅速,许多设计必须借助于计算机辅助设计软件来完成,而大部分软件是在工作站上执行的,虽然其功能强大,但是价格昂贵,不利于初学者学习使用。目前,在个人电脑上开发的Tanner Pro工具为用户提供了完整电路设计的环境,为初学者进入VLSI设计领域提供了帮助。Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局

2、一应俱全。其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度,它不仅可以用于传统的集成电路设计,还可以用于MEMS版图设计,具有强大的集成电路设计、模拟验证、版图编辑和自动布局布线等功能,图形处理速度快、编辑功能强、通俗易学、使用方便,很适用于个人进行集成电路设计或其它微细图形加工的版图设计工作。将其作为MEMS原理课程的实验课程,旨在通过对L-edit学习,掌握版图设计的基本流程。实验一L-Edit的使用一、实验目的1、了解TANNER Pro软件的构成及其功能;2、熟悉版图设计工具L-Edit的使用环境;3、掌握L-Edit的使用方法;二、基本原理1、版图设计的概念:版图设计是创建

3、器件或者系统的工程制图的物理描述过程,而这一物理描述遵守有制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。2、TANNER Pro简介Tanner Tools Pro是一套集成电路设计软件,包含S-Edit, T-Spice, W-Edit, L-Edit 与LVS,各软件的主要功能整理如表1所示。 Tanner Pro 的设计流程如图1所示。将要设计的电路先以S-Edit编辑出电路图,再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件,如果模拟结果有错误,则回到S-Edit检查电路图,如果T-Spice模拟结果无误,则以L-Edi

4、t进行布局图设计。用L-Edit进行布局图设计后要以DRC功能做设计规则检查,若违反设计规则,再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件,再利用T-Spice模拟,若有错误,再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比,若对比结果不相等,则回去修正L-Edit 或S-Edit的图。直到验证无误后,将L-Edit设计好的布局图输出成GDSII文件类型,再交由工厂去制作整个电路所需的掩膜板。 3、版图设计图例 图1 热驱动器版图设计 图2 微梳齿谐振器版图设计 图3微马达的版图设计 图4 MEMS

5、二维旋转镜 图5 微陀螺仪的版图设计三、实验内容及步骤1、基本操作(1打开L-Edit程序:双击图标,执行ledit.exe程序,界面如下图所示。 (2另存新文件:选择File-Save AS命令,打开“另存为”对话框,在“保存在”下拉列表框中选择存储目录,在“文件名”文本框中输入新文件的名称,例如:My_design,后缀名为.tdb。(3取代设定:选择File-Replace Setup命令,将出现一个对话框,单击From file下拉列表框右侧的Browser按钮,选择所需要的.tdb文件,单击OK按钮,就可以将该文件的设定选择性应用在目前编辑的文件中。(4编辑组件:L-Edit编辑方式

6、是以组件(Cell为单位而不是以文件(File为单位的,每个文件可以有多个Cell,而每个Cell可以表示一种电路布局或说明,每次打开新文件时也自动打开一个Cell并将之命名为Cell0,在编辑画面中的十字代表坐标原点。(5环境设定:绘制布局图,必须要有确定的大小,因此绘图前先要确认或设定坐标与实际长度的关系。选择Setup命令,打开Design对话框,该对话框共有六页,分别是:Technology(工艺参数、Grid(网格参数Selection(选择参数、Drawing(绘图参数、Curves(曲线参数、Xref files(外部交叉引用参数。在其中的Technology选项卡中出现使用技术

7、的名称、单位与设定,如下图所示,设定1个Lambda为1000个Internal Unit,也设定1个Lambda等于1个Micron。 (6选择掩膜图形层:用鼠标在模式栏(Mode Bar的掩模层选择区(Layer Area中选择所要处理的层名(层号。(7选择绘图形状:在绘图工具栏中选择工具,直角多边形、45度斜边多边形、任意拐角多边形,直角拐弯线、45度斜线连接、任意拐角线,圆形、圆环、扇区等项目,按鼠标左键拖拽可以画图。如要绘制一个方形的Poly图层,注意左下角有状态栏,表面绘制的形状、图层、宽度(W、高度(H、面积(A与周长(P。分别选择长方形工具、多边形工具,可利用鼠标左键拖拽并点出

8、多边形的端点,右键单击结束,如下图所示。 (8设计规则检查:选择Tools-DRC Setup命令,打开Design Rule Check对话框,如下图所示,若单击按钮会出现Setup Design Rules对话框,可以设定设计规则。 (9检查错误:选择Tools-DRC命令,则进行设计规则检查。当出错时,系统会显示其违背了设计规则,并标出错误的坐标范围。(10修改对象:将Poly图层的宽度改为2个Lambda,可选择Edit-Edit Object(s命令,打开Edit Object(s对话框,在Boxs下拉列表中选择bottom left corner and dimensions 选项

9、,将Width微调框改为2.000,单击“确定”即可;也可利用Alt键加鼠标拖拽的方式来修改对象大小。修改完毕后再进行设计规则检查。(11移动对象:选择Draw-Move By命令,打开Move By对话框,设定移动量X方向向右移动一格,单击确定即可。2、常用操作键盘操作用"+"或"-"键放大缩小屏幕;用"Home" 键可在全屏幕显示完整图形;用""、""、""、""键移动图形;鼠标操作把鼠标指向图形中部任何部位,用Alt + 鼠标左键(或者Shift +

10、 Alt +鼠标左键可拖动整个图形移动,形状不变。按下”Z”键后,用鼠标左键在屏幕上拖动一小窗口,可放大观察修改细部;鼠标左键在某图形上定位后,按下”Q”键可使该坐标清零,再次按”Q”键坐标值复原;复制、拷贝操作图形层内部被选择的图形复制:首先用鼠标选择需要复制的图形,点击Edit/Copy (或者Ctrl+C把图形存入粘贴缓冲区(Paste-Buffer,点击Edit/Paste(或者Ctrl+V即可调出存入粘贴缓冲区中的图形(注意:图形坐标已变动。若再点Edit/Paste还可继续调出存入粘贴缓冲区中的图形,并按上述移动的间距两倍的位置精确定位,以此类推可重复Copy多组图形,用Shift

11、 + Alt + 鼠标左键将图形拖动到需要安放的位置。当前图形层中被选择的图形复制到另外一个图形层上:首先用鼠标选择需要复制的图形,点击Edit/Copy(或者Ctrl+C把图形存入粘贴缓冲区,用鼠标点击图层版中另外一个图层。点击Edit/Paste to Layer(或者Alt+V即可调出存入粘贴缓冲区中的图形复制到该图层上。(注意: 图形坐标已变动。需要清除某些图形时,用鼠标器右键在屏幕上选择某个矩形或拖动窗口选择一组图形,进入Edit/Cut 即可。实验二L-Edit范例一、实验目的1、熟悉版图设计工具L-Edit的使用环境;2、掌握L-Edit的使用技巧;二、基本原理L-Edit是一个

12、布局图的编辑环境,在此以该软件所附的范例lights.tdb文件为例,进行L-Edit基本结构的介绍。lights.tdb 文件中有很多组件(Cell,例如,lights组件、core 组件、IPAD 组件、OPAD 组件等,每一个组件都是一个布局图,一个组件可以引用其他组件而形成层次式的结构。三、实验内容(1打开L-Edit 程序。(2打开示范文件:选择File-Open命令,出现“打开”对话框,在.LEdit83SamplesSPRexample1目录中选择lights.tdb 文件,此文件为L-Edit 的示范电路。(3布局图:打开lights.tdb 文件,画面会自动呈现出一个系统布局

13、图lights组件与一个文字说明Ce110组件。lights 组件的内容包括了核心逻辑电路部分和周围的焊垫(Pad。Cell0 组件内说明了此Lights 组件作为L-Edit 以标准组件自动摆放与绕线的范例,如下图所示。 (4设计导航:选择View-Design Navigator命令,打开Design Navigator窗口,显示此文件中所有的组件(Cell,例如Lights,Nor2,Nand2,DFFC等。(5层次关系: 有些组件会引用到其他组件,其中的层次关系,在Design Navigator窗口也可以看出来。Lights组件作为一个系统布局图,是由其他组件组合而成的,可在Desi

14、gn Navigator窗口中单击Lights旁的+符号,观看其层次关系。如下图所示,Lights 组件引用到Core与Frame等组件,Care 组件引用到的最下层次有Nor2,DFFC, Nand2C等组件。 (6观看组件内容:双击Design Navigator 窗口内的组件名称,可打开组件编辑窗口,例如,双击Nor2 组件即可打开该组件的编辑窗口,或可选择Cell-Open 命令打开该组件的编辑窗口,如图所示。 (7分析各图层:布局图包含了好几种图层,例如Poly,Metal1,Meta12等,可以通过控制各图层的隐藏或显示状态来观察各图层的位置(通过View-Layer命令来更改。以

15、Nor2为例,只显示出Poly图层时的情况,只显示Poly, Active, N well图层的情况如下图所示。 利用鼠标选取编辑窗口的对象时,在窗口左下角会出现图层性质,如下图所示,此被选图层形状为方块形(Box,图层为Active,横向宽度20个格点单位,高度为10个格点单位,面积为200个平方格点单位、周长为60个格点单位。 (8截面观察:L-Edit有一观察截面的功能,可以模拟制作过程截面图,下面以本范例的Nor2组件为例进行截面观察,选择Tools-Cross-Section 命令,结果如图所示。 (9设计规则检查:对于一个组件内的布局图,用L-Edit的DRC功能,可检查出此布局图

16、是否符合设计规则,以本范例的Nor2组件为例进行设计规则检查,选择Tools-DRC命令。(10转化:L-Edit也有转化的功能,能够将布局图转化成描述组件与节点状况的netlist文字文件。以Nor2组件为例进行转化,选择Tools-Extract命令,设定转化文件为Nor2.spc,可利用任何文字编辑器打开转化出的文件。此转化出的文字文件可在T-Spice 模拟时使用或是用于LVS 对比。实验三使用L-Edit画PMOS布局图一、实验目的1、熟悉版图设计工具L-Edit的使用方法;2、能运用L-Edit实现器件的布局图;二、基本原理1、CMOS器件的制作工艺2、PMOS器件和NMOS器件的

17、版图 PMOS器件的版图 NMOS器件的版图3、L-Edit使用的注意事项(1L-Edit编辑环境是预设在P型基板上,故在P型基板上制作PMOS的第一步是需要做出N Well区,即需设定N阱区;(2改变图形大小的方法:“alt+鼠标拖动边框”;移动图形的方法“alt+鼠标拖动图形”;(3绘制各图层之前需先通过Tools-DRC Setup查看对应的设计规则,从而选择确定图层的大小;绘制完一个图层都需DRC进行设计规则检查;(4各图层绘制无先后顺序的规定; (5绘图时可适当使用“尺子”功能:;清除图中的“尺寸”使用“View-Objects-Rules”;三、实验内容及步骤(1打开L-Edit程

18、序。(2另存新文件:选择File-Save As命令,打开“另存为”对话框,在“保存在”下拉列表框中选择存储目录,在“文件名”文本框中输入新文件名称,例如,exp3。(3取代设定:选择File-Replace Setup 命令,单击出现的对话框的From file下拉列表右侧的Browser按钮,选择:LEdit83SamplesSPRexample1lights.tdb文件,再单击OK 按钮,就可将lights.tdb 文件的设定选择性应用在目前编辑的文件,包括格点设定、图层设定等。(4编辑组件:L-Edit 编辑方式是以组件(Cell为单位而不是以文件(File为单位的,每一个文件可有多个

19、Cell,而每一个Cell 可表示一种电路布局图或说明,每次打开新文件时自动打开一个Cell 并将之命名为Cell0,其中,编辑画面中的十字为坐标原点。(5设计环境设定:选择Setup 命令,打开Design 对话框。在Technology 选项卡中设定1个Lambda为1000个Internal Unit, 也设定1个Lambda等于1个Micron;选择Grid 选项卡,其中包括使用格点显示设定、鼠标停格设定与坐标单位设定,在Grid display 选项组中设定1个显示的格点(Displayed grid等于1个坐标单位(Locator unit, 在Suppress grid less

20、 than 文本框中设定当格点距离小于8个像素(pixels时不显示;在Cursor type选项中设定鼠标光标显示为Smooth类型,在Mouse snap grid文本框中设定鼠标锁定的格点为0.5个坐标单位(Locator Unit,在One Locator Unit文本框中设定1个坐标单位为1000个内部单位(Internal Units。设定结果为1个格点距离等于1个坐标单位也等于1个Micron。 (6选取图层:在画面左边有一个Layers面板,其中有一个下拉列表,可选取要绘制的图层,例如,Poly,则Layers面板会选取代表Poly图层的红色。在L-Edit中的Poly图层代表

21、制作集成电路中多晶硅(Poly Silicon所需要的光罩图样。绘制PMOS布局图会用到的图层包括(N Well图层、(Active图层、(N Select图层、(P Select图层、(Poly图层、(Metal1图层、(Metal 2图层、(Active Contact图层、(Via图层。(7绘制N Well图层:L-Edit编辑环境是预设在P 型基板上,故不需要定义出P型基板范围。在P 型基板上制作PMOS的第一步流程要先做出N Well区,即需要设计光罩以限定N Well的区域。绘制N Well布局图必须先了解是使用哪种流程的设计规则,本设计使用MOSIS/ORBIT 2.0U的设计规

22、则。观看N Well 绘制要遵守的设计规则可选择Tools-DRC Setup 命令,打开Setup Design Rules 对话框(或单击按钮,再从其中的Rules list列表框选择1.1 Well Minimum Width 选项,可知N Well的最小宽度有10个Lambda的要求。选取Layers面板下拉列表中的N Well选项,再从Drawing工具栏中选择工具,在Cell0 编辑窗口画出占据横向24格纵向15格的方形N Well,如下图所示。 (8截面观察。(操作见实验二 (9绘制Active图层:设计了N Well的布局区域之后,接着设计主动区(Active图层图样,Acti

23、ve图层在流程上的意义是定义PMOS或NMOS的范围,Active以外的地方是厚氧化层区(或称为场氧化层,故需要设计光罩以限定Active的区域,但要注意PMOS的Active 图层要绘制在N Well图层之内。同样,绘制Active图层必须先了解是使用何种流程的设计规则,通过Tools-DRC Setup命令,打开Setup Design Rules对话框(或单击按钮,再从Ruleslist列表框中选择2.1 Active Minimum Width选项,可知Active的最小宽度有3个Lambda 的要求。选取Layers面板中下拉列表中的Active选项,再从Drawing工具栏中选择工

24、具,在Cell0编辑窗口中画出占据横向10格纵向5格的方Active于N Well图层中。(10截面观察。 (11设计规则检查:由于绘制的图样是要制作集成电路的光罩图样,必须配合设计规则绘制图层,才能确保流程时的效率。选择Tools-DRC命令,打开Design Rule Check对话框,选中Write errors to file复选框将错误项目纪录至Cell0.drc文件或自行取文件名,若单击“确定”按钮,则进行设计规则检查。进行设计规则检查的结果发现有一个错误,单击“确定”按钮后,可选择Tools-Clear Error Layer 命令清除错误符号,或单击按钮清除。利用L-Edit中

25、的File-Open命令打开错误纪录文件Cell0.drc,打开Cell0.drc 的内容如下图所示,有一个错误,系统显示是违背了设计规则4.6,并标出发生错误的坐标范围。 先回到Exl0.tdb文件观看本范例设计规则的4.6规则是什么,选择Tools-DRC Setup 命令,打开Setup Design Rules对话框(或单击按钮,从其中的Rules list列表框中选择4.6 Not Existing选项,可以观看该条设计规则设定。 4.6规则是说Active图层必须要与P Select图层或N Select重叠,而不能单独存在,否则设计规则检查会有错误。(12绘制P Select图层

26、:设计了Active的布局区域之后,并需加上P Select或N Select 图层与Active 图层重叠。在PMOS中需要布置的是P型杂质,P Select 图层在流程上的意义是定义要布置P型杂质的范围,故需要设计光罩以限定P 型杂质的区域。但要注意P Select区域要包住Active图层,否则设计规则检查会有错误。同样,绘制P Select图层必须先了解是使用哪种流程的设计规则。要观看P Select图层绘制要遵守的设计规则可选择Tools-DRC Setup命令,打开Setup Design Rules对话框(或单击按钮,再从Rules list列表框中选择4.2b/2.5 Acti

27、ve to P-Select Edge Active Minimum Width选项。从4.2b规则内容可知,若Active完全在P Select内,则Active的边界要与P Select的边界至少要有两个Lambda的距离,这是环绕(Surround规则。选取Layers面板中下拉列表中的P Select选项,使工具被选取,再从Drawing 工具栏中选择工具,于Cell0 编辑窗口中画出占据横向18格,纵向9格的方形于N Well图层中。另外,要注意的是Active与P Select交集处被定义为pdiff层,pdiff与N Well 也有一个环绕规则需要注意,设计规则2.3a Sour

28、ce/Drain Active to Well Edge,此规则说明规定在N Well范围内,pdiff的边界与N Well的边界至少要距离5个Lambda,这是一个环绕(Surround规则,pdiff层的定义可以用选择SetupLayer 命令来观看。(13绘制Poly图层:接下来绘制Poly图层,Poly图层在流程上的意义是定义生长多晶硅(Poly Silicon,需要设计光罩以限定多晶硅区域。同样,绘制Poly 图层必须先了解是使用哪种流程的设计规则。要观看Poly图层绘制要遵守的设计规则可选择ToolsDRC命令,打开Design Rule Check对话框,单击其中的Setup按钮

29、打开Setup Design Rules对话框(或单击按钮,再从其中的Rules list列表框中选择3.1 Poly Minimum Width选项,从3.1 规则内容可知,Poly的最小宽度有两个Lambda的要求。选取Layers面板中下拉列表中的Poly选项,使工具被选取,再从Drawing 工具栏中选择工具,在Cell0编辑窗口画出占据横向2格,纵向7格的方形于N Well 图层中。(14设计规则检查:由于绘制的图样是要制作集成电路的光罩图样,必须配合设计规则绘制图层,才能确保流程时的效率。选择ToolsDRC 命令,打开Design Rule Check对话框,选中Write er

30、rors to file复选框将错误项目纪录到Cell0.drc文件或自行取文件名,若单击“确定”按钮,则进行设计规则检查。进行设计规则检查的结果发现有两个错误,单击“确定”按钮后,可选择ToolsClear Error Layer 命令清除错误符号,或利用按钮清除。(15检查错误:利用L-Edit中的FileOpen命令打开错误纪录文件Cell0.drc。打开Cell0.drc的内容,其中有两个错误,系统显示都是违背了设计规则3.3,并标出发生错误的坐标范围。回到Exl0.tdb文件观看本范例设计规则的3.3 规则是什么,选择ToolsDRC Setup命令,打开Setup Design R

31、ules对话框(或单击按钮,再从Rules list 列表框中选择3.3GateExtension out of Active选项,可以观看该条设计规则的设定。从3.3 延伸(Extension规则可看出,Poly图层必须延伸出Active区域有最小两个Lambda的限制,而本范例在第一个图所绘制的Poly延伸出Active区域只有1个格点,也就是延伸只有1个Lambda,故违反了设计规则。故将所绘制的Poly图层延伸出Active区域为两个格点即可。(16修改对象:将所绘制的Poly图层改为延伸出Active区域为两个格点的方式,可以利用Alt键加鼠标拖曳的方式来修改对象大小,也可选择Edi

32、tEdit Object(s,打开Edit object(s对话框,可在其中的Show box coordinates using下拉列表框中选择Comers 选项进行修改。修改后再进行设计规则检查即无错误。(17截面观察:它是模拟在基板上根据布局图制作出的结果。 (18绘制Active Contact图层:PMOS的源极区与漏极区各要接上电极,才能在其上加入偏压,各组件之间的信号传递,也需要靠金属线连接。在金属层制作之前,组件会被沉积上一层绝缘层(氧化层,为了让金属能接触至扩散区(源极与漏极,必须在此绝缘层上蚀刻出一个接触孔,此接触孔是为了能使金属层能与扩散区接触。要观看Active Con

33、tact图层绘制所要遵守的设计规则,可选择ToolsDRC Setup 命令,打开Setup Design Rules 对话框(或单击按钮,再从其中的Rules list 列表框中选择6.1A Active Contact Exact Size 选项。从6.1A 规则的内容可知,Active Contact图层有一个标准宽度的限制,其宽度限定为两个Lambda的大小,这是标准宽度(Exact Width规则。选择Layers 面板中下拉列表中的Active Contact选项,使按钮被选择,再从Drawing 工具栏中选择工具,在Cell0编辑窗口的Active图层中画出占据横向两格、纵向两格

34、的方形,左右两个扩散区各画一个Active Contact。要注意Active Contact图层与Active图层之间还有一个环绕规则要遵守。从6.2A环绕(Surround规则可看出,Active Contact图层边界与field active图层边界必须至少有1.5个Lambda的限制,其中field active图层是Poly区以外的主动区部分。Active Contact与field active之间的环绕距离分别为1.5个Lambda(上下与两个Lambda(左右,将active 修改为横向14 格、纵向5 格。(19截面观察。(20绘制Metal1图层:查看Metal1图层绘制

35、要遵守的设计规则,选择ToolsDRC Setup 命令,单击打开Setup Design Rules 对话框(或单击按钮,从其中的Rules list列表框中选择7.1Metal1 Minimum Width 选项,从中可以看到Metal1有最小宽度的限制,其宽度限定最小为3个Lambda,这是最小宽度 (Minimum Width规则。选取Layers面板下拉菜单中的Metal1选项,使工具被选取,再从Drawing工具栏中选择工具,在Cell0编辑窗口的Active Contact周围画出占据横向3格、纵向3格的方形,左右两个扩散区各画一个Metal1区块。(21设计规则检查:由于绘制的

36、图样是要制作集成电路的光罩图样,必须配合设计规则绘制图层,才能确保流程时的效率。进行设计规则检查的结果发现有24个错误。回到Exl0.tdb文件观看本范例设计规则的7.4规则是什么,选择ToolsDRC Setup命令,打开Setup Design Rules对话框(或单击按钮,再从其中的Rules list 列表框中选择7.4Metall Overlap of Active Contact选项来观看该条设计规则的设定。从7.4 环绕(Surround规则可看出,Active Contact 图层边界与Metal1 图层边界必须至少有1 个Lambda 的限制,而之前的Active Conta

37、ct图层与Metal1 层边界只有0.5个格点,故不符合此设计规则而发生错误。修改方式为将Metal1 放大成宽4个格点高4个格点即可。 (22截面观察。 (23重新命名:将Cell0的名称重新命名,可选择CellRename命令,打开Rename Cell Cell0对话框,将cell名称改成pmos。(24新增NMOS组件:选择CellNew命令,打开Create New Cell对话框,在其中的New cell name 文本框中输入“nmos”,单击OK 按钮。(25编辑NMOS 组件:依照PMOS组件的编辑流程,建立出Active图层、N Select图层、Poly图层、Active

38、 Contact图层与Metal1图层。其中,Active宽为14个格点,高为5个格点:Poly宽为2个格点,高为9个格点:N Select 宽为18个格点,高为9个格点;两个Active Contact宽皆为2个格点,高皆为2个格点:两个Metal1宽皆为4个格点,高皆为4个格点。 (26设计导览:选择view按钮,打开Design Navigator窗口,可以看到Exl0 文件有nmos 与pmos两个cell。实验四使用L-Edit画反相器布局图一、实验目的1、进一步熟悉L-Edit的使用,掌握软件的基本设定、理解版图图层间的关系;2、绘制反相器布局图;二、基本原理 运用实验三中的nmo

39、s组件与pmos组件完成反相器布局图的设计。版图设计操作的基本流程为:进入L-Edit-建立新文件-环境设定-编辑组件-绘制多种图层形状-设计规则检查-修改对象-设计规则检查-电路转化。三、实验内容及步骤(1打开L-Edit 程序另存新文件取代设定编辑组件坐标设定。(2复制组件:选择CellCopy命令,或单击按钮,打开Select Cell to Copy 对话框,单击其中的Browser 按钮,在出现的对话框中选择实验三所编辑的文件exp3.tdb,再在Select Cell to Copy对话框中选择nmos组件,单击OK按钮,则可将nmos组件复制至Ex11.tdb 文件中。之后再以同

40、样的方式将pmos组件复制到exp4.tdb 文件中。(3引用nmos组件:选择CellInstance命令,打开Select Cell to Instance对话框,可以看到,在组件列表中有Cell0,nmos与pmos这3个组件,选择nmos组件再单击OK按钮,可以看到编辑画面出现一个nmos组件。(4引用pmos组件:选择CellInstance命令,打开Select Cell to Instance对话框,可以看到,在组件列表中有Cell0,nmos与pmos这3组件,选择pmos组件再单击OK按钮,在编辑画面多出一个与nmos重叠的pmos组件,可利用Alt键加鼠标拖曳的方式分开pm

41、os 与nmos。(5设计规则检查:选择ToolsDRC 命令,进行设计规则检查的结果如图共发现有4个错误。利用L-Edit中的FileOpen命令打开错误纪录文件Cell0.drc,系统显示有4个错误,都是违背了设计规则2.3b,并标出发生错误的坐标范围。先回到exp4.tdb文件,查看设计规则的2.3b规则。此规则说明ndiff层与N Well有最小距离的限制,最小距离为5个Lambda。其中,ndiff即为field active 与N Select交集。之前的ndiff区与N Well区只距离4个格点,故违背设计规则2.3b。将nmos距离与pmos 距离拉开一点,使N Well与nm

42、os的Active区至少大于5个格点即可通过设计规则检查。(6新增PMOS基板节点组件:选择CellNew命令,打开Create New Cell 对话框,在New cell name文本框中输入“Basecontactp”,单击OK按钮。(7编辑PMOS基板节点组件:由于PMOS的基板也需要接通电源,故需要在N Well 上面建立一个欧姆节点,其方法为在N Well上制作一个N型扩散区,再利用Active Contact 将金属线接至此N型扩散区。N型扩散区必须在N Well 图层绘制出Active图层与N Select 图层,再加上Active Contact图层与Metal1图层,使金属

43、线与扩散区接触。 其中N Well宽为15个格点、高为15个格点,Active宽为5个格点、高为5个格点,N Select 宽为9个格点、高为9个格点,Active Contact宽为两个格点、高为两个格点,Metal1宽为4个格点、高为4个格点。利用L-Edit 的观察截面的功能来观察该布局图设计出的组件的制作流程与结果。(8新增NMOS基板接触点:选择CellNew,出现Create New Cell窗口选单,在Newcell name:中填入Basecontactn,单击OK按钮。(9编辑NMOS基板节点组件:由于NMOS的基板也需要接地,故需要在P Base上面建立一个欧姆节点,其方法

44、为在P Base上制作一个P型扩散区,再利用Active Contact将金属线接至此P型扩散区。P 型扩散区必须绘制出Active 图层与P Select图层,再加上Active Contact图层与Metal1图层,使金属线与扩散区接触。 其中Active 宽为5个格点、高为5个格点,P Select宽为9个格点、高为9个格点,Active Contact 宽为两个格点、高为两个格点,Metal1宽为4个格点、高为4个格点。利用L-Edit的观察截面的功能来观察该布局图设计出的组件的制作流程与结果。(10引用Basecontactp组件:选择CellInstance命令,打开Select

45、Cell to Instance对话框,在其中选择Basecontactp组件,单击OK按钮,则可将Basecontactp组件复制至exp4.tdb 文件中,并且将之引入到目前编辑的组件中。引入Basecontactp组件后,利用Alt键加上鼠标左键拖曳的方式将之移动到pmos 组件左边,并以进行检查,没有错误。 (11引用Basecontactn组件:选择CellInstance命令,打开Select Cell to Instance对话框,单击其中的Browser按钮,在弹出的对话框中选择实验三所编辑的文件exp3.tdb,再选择Basecontactn组件,单击OK按钮,则可将Base

46、contactn 组件复制exp4.tdb文件中,并且将之引入目前编辑的组件中。引入Basecontact组件后,利用Alt加上鼠标左键拖曳的方式将之移动到nmos组件左边,并进行检查,没有错误。 (12连接闸极Poly:由于反相器电路的pmos与nmos的闸极是要相连的,故直接以Poly 图层将pmo与nmos的Poly相连接,绘制出Poly宽两个格点、高6个格点。绘制后进行检查,没有错误。(13连接漏极:由于反相器电路的nmos漏极与pmos漏极是要相连的,则以Metal1连接即可,利用Metal1 nmos与pmos的右边扩散区有接触点处相连接,绘制出Metal1宽两个格点、高6个格点。

47、绘制后进行检查,没有错误。 (14绘制电源线:由于反相器电路需要有Vdd电源与GND电源,电源绘制是以Metal1图层表示,利用Metal1将pmos上方与nmos下方各绘制一个宽为39个格点、高为5个格点的电源图样,绘制后进行DRC检查,出错,看DRC 报告文件。先回到exp4.tdb 文件观看本范例设计规则的7.2 规则,此规则为最小间距(Minimum Spacing规则,7.2规则说明Metal层与Meatl1层间有最小间距的规则,其最小间距为3个Lambda。而之前所画的作为电源的Metal1图层与pmos中的Metal1图层只有2.5个格点,作为电源的Metal1图层与nmos中的

48、Metal1图层也只有2.5个格点,故将其修改为至少相隔3个格点,再以设计规则检查按钮设置至无误为止。 (15标出Vdd 与GND 节点:单击插入节点按钮,再到编辑窗口中用鼠标左键拖曳出一个与上方电源图样重叠的宽为39个格点、高为5个格点的方格后,将出现Edit Object(s对话框。 在Port name 文本框中输入节点名称“Vdd”,在Text Alignment 选项组中选择文字相对于框的位置的右边,单击“确定”按钮。再单击按钮,再到编辑窗口中用鼠标左键拖曳出一个与下方电源图样重叠的宽为39 个格点、高为5 个格点的方格后,出现Edit Object(s对话框,首先需先确定最上方的O

49、n 下拉列表框选择的是Metal1,接着在Portname文本框输入节点名称“GND”,在Text Alignment 选项组选择文字相对于框的位置的左边,再单击“确定”按钮。 (16连接电源与接触点:将PMOS的左边接触点与Basecontactp的接触点利用Metal1图层与Vdd电源相连接,而将NMOS 的左边接触点与Basecontactn的接触点利用Metal1层与GND电源相连接。在Layers面板中的下拉列表中选择Metal1项,使Metal1样被选取,再从Drawing工具栏中选择工具,在编辑窗口画出4个4格高、3格宽的方形Metal1层。 (17输入端口:由于反相器有一个输入

50、端口,且输入信号是从闸极(Poly输入,由于本实验使用技术设定为MOSI/Orbit 2U SCNAMEMS,输入输出信号由Metal2传入,故一个反相器输入端口需要绘制Metal2图层、Via图层、Metal1层、Poly ontact图层与Poly图层,才能将信号从Metal2图层传至Poly层。先在编辑窗口空白处进行编辑,最后再移至整个组件的位置。先绘制Poly Contact 图层,同样,绘制Poly Contact图层必须先了解是使用何种流程的设计规则,单击按钮,从弹出的对话框中的Rules list 列表框中选择8.1 Via Exact Size 选项。从8.1 规则内容可知,若

51、Poly Contact 图层有一个标准宽度的限制,其宽度限定为两个Lambda的大小,这是标准宽度(Exact Width规则。选取Layers 面板中下拉列表中的Poly Contact 选项,使Poly Contact 图样被选取,再从Drawing 工具栏中选择工具,在编辑窗口画出横向两格、纵向两格的方形。再绘制Poly图层,Poly图层与Po1y Contact图层间有一个环绕规则要遵守,单击按钮,从弹出的对话框中的Rules list 列表框中选择5.2A/5.6B Field Poly Overlap of PolyCnt选项,此规则规定Poly Contact 边缘与Field

52、 Poly 边缘至少要有1.5 个Lambda的距离。在Layers 面板的下拉列表中选择Poly 选项,使Poly 图样被选取,再从Drawing 工具栏中选择工具,在编辑窗口画出横向5格、纵向5格的方形,将刚才绘制的Poly Contact包围住。 Poly Contact 是用来连接Poly层与Metal1的接触孔,故接着绘制Metal1图层使之重叠于Poly Contact图样上,注意,Metal1与Po1y Contact层之间也有一个环绕规则要遵守,单击按钮,从弹出对话框中的Rules list 列表框中选择7.3 Metall1Overlap of Poly Contact 选项

53、。从7.3 规则内容可知,Poly Contact 边缘与Metal1边缘至少要有1个Lambda的距离。在Layers面板的下拉列表中选择Metal1选项,使Metal1 图样被选取,再从Drawing 工具栏中选择工具,在编辑窗口画出横向10格、纵向4格的方形。 接着在Metal1上要绘制Via图层,Via图层是用来连接Metal1图层与Metal2图层的接触孔。绘制Via图层之前要先观看其设计规则,单击按钮,从弹出的对话框中的Rules list 列表框中选择8.1Via Exact Size选项,从8.1 规则内容可知,Via图层有一个标准宽度(Exact Size的限制,其宽度限定为

54、两个Lambda的大小,这是标准宽度规则。再从Rules list列表框中选择8.5a Via to Poly Spacing选项,从8.5规则内容可知,Via图层与Poly图层之间有最小间距(Minimum Spacing的规则,两者至少要有两个Lambda的距离。再从Rules list列表框中选择8.3 Metall Overlap of Via选项,从8.3规则内容可知,Via图层与Metal1图层有环绕(Surround规则限制,Via图层边缘与Metal1图层边缘至少要距离1个Lambda。在Layers 面板的下拉列表中选择Via选项,使Via图样被选取,再从Drawing 工具

55、栏中选择工具,在编辑窗口画出横向两格、纵向两格的方形。 接着绘制Metal2图层,它要与图层Via与Metal1重叠,绘制Via图层之前要先观看其设计规则。单击按钮,从弹出的对话框中的Rules list列表框中选择9.1 Metal2 Minimum Width 选项,可以看到Metal2有最小宽度的限制,其宽度限定最小为3个Lambda,这是最小宽度规则。再从Rules list列表框中选择9.3Metal2 0verlap of Vial 选项,可以看到Via图层与Metal2图层有环绕规则限制,Via边缘与Metal2边缘至少要距离1个Lambda。在Layers 面板的下拉列表中选择

56、Metal2选项,使Metal2图样被选取,再从Drawing 工具栏中选择工具,在编辑窗口画出横向4格、纵向4格的方形。注意,此Metal2图层与Via和Metal1图层重叠。 将绘制结果利用局部设计规则检查按钮可进行局部的设计规则检查,选择DRC Box命令,利用鼠标左键拖曳出要检查的地方,出现Design Rule Check对话框,单击OK按钮。 可将此输入端口图形群组起来,先用选取按钮选取上图所示的布局部分,再选择Draw Group命令,会出现Group对话框。在Group Cell Name文本框中命名此群组的一个组件名称,之后单击OK 按钮。 群组后会使文件exp4多出一个Cell,并使刚才群组的区域变成引用组件类型,如下图所示。 将port A部分移至反相器闸极的位置当成输入端口。注意,在放置时Metal1与Metal1之间要距离3个格点以上,并要以设计规则检查无误才可。 要将加入的port A组件加入节点名称作为输入点,需利用加入节点按钮。单击按钮,再在Layers面板的下拉列表中选择Metal2选项,使Metal2图样被选取,再到编辑窗口中用鼠标左键拖曳出一个与port A组件的Meta