三人表决器EDA实验

1、三人表决器EDA实验三人表决器1、实验目的Quartus?开发环境下，运用硬件描述语言输入法对“三人表决器”掌握在进行设计输入、编译、调试和仿真的方法。“三人表决器”电路的输入为SW1SW2和SW3输出为L3和L4,位宽均为1位。当SW1SW2和SW3中有超过2个以上的输入为1时，要求熟悉整个设计流程，从打开、建立文档、编辑、编译、建立激励信号波形及最后仿真的整个过程。2、实验内容(1) 在Quartus?开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入;(2) 完成编译、调试和仿真，分析实验仿真结果，并判断其正确性。3、教学形式(1)本实验为验证型实验，学生在实验前预习实验指导书;

2、(2)指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实验中的难点和注意事项进行一定的说明;(3) 实验结束之后，学生按照实验报告的书写格式自行完成实验报告。4、应达到的实验能力标准(1) 能熟练地在Quartus?开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入;(2) 能熟练地进行编译和调试，排除编译后的错误;(3) 正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真;(4)掌握基于ACEX1陈列EP1K30TC144-璐件的时序仿真方法。5、实验原理三个人分别用拨位开关SW1SW2SW3来表示自己的意愿，如果对某决议同意，各人就把自己的拨位开关拨到高电平，不同意

3、就把自己的拨位开关拨到低电平。表决结果用LED(高电平亮)显示，如果决议通过那么实验板上L3灯亮；如果不通过那么实验板上L3灯不亮;如果对某个决议有任意二到三人同意，那么此决议通过，L3亮;如果对某个决议只有一个人或没人同意，那么此决议不通过，L3灯不亮。6、实验步骤双击Quartus4.2图标，启动Quartus4.2，并新建工程OurfulIIPe0Joct，4：PfliBII)T*&4VL<TWS>F11tn(pBCfTJof储为第EK收，3rT,HiN*和* 3(乐也Er Tbc>tr"-i"XTi5rMf.hrelectthe1jra|r

4、wd*meemMIoLs/#4驷匕de匚砧团也Gflnlin5lnvg-tab*JwAvTifalP5rVPFignf11“二j醺2Rdr13zJ*.hRWadwartMri山山壮dtvCH»1Cwm.It£l|'M-L-IfilI声；7,I川附FiTiCF1KE0TD44将弹出下图窗口，选择Project的目录、，：壮i*rj)«tWiord;mrcctofYf、QmCe1叩LcvrlLnttypo9c1of5WhH-othexpA-ngcbKUxyIwMpcotccPWh* u (he name of Cnfc picket? |majgaity.vo

5、teroodeNpnKEMTPREPARE'rpleiWQ4JV/hst r: the y of nt -F mud ®c 2ch Imwritv voterlocMrvtfWngrie向foe壮：pwiP?1Mn«wi:cm:err*e出yn<n*C忆dM<nffe二JU：eEiJngPto(ec<StitnyiCTb41xi>IFiniih_a_上*Qu/wtusII,Diprodr，jIpgalKlON/lDPREPAHLEkEd«projectAjpgnwenrj且盟。为21<W5同CtrMJOf8«n.Ch

6、1*0Cose国PfCi|wtVAzard.启8en内sectctfkJd-1SMMAXPlUJUProlKU.§"内5的OwcPrcMaU/UORfTYVCTEF+r*AHtLFiteBln.ik匚h叩1HlMjihetn创)cFMEDIFRa,HLLF在弹出的文本窗体中输入下面语句/三人表决器majority_voter.vmoduleMAJORITY_VOTER(SW1,SW2,SW3,L3,L4);outputL3,L4;wireL3,L4;inputSW1,SW2,SW3;assignL3=(SW1&&SW2)|(SW1&&SW3)

7、|(SW2&&SW3);assignL4=!L3;endmodule保存VerilogHDL文件，点击保存文件按钮或File->Save,File Edit /髀 project fissigrviwfits Procesang ToolsEfitily/j Str fttix: KUTQ> MWomtYom(注:该工程中只有一个文件，我们是把这个文件作为顶层文件，该文件的文件名必须和工程名相同，并且文件中模块名必须和该文件的文件名相同)指定芯片编译运行波形仿真NEW-VectorWaveformFile双击-LIST编译仿真下载Add射基ijwwURyteQLamleiMUB,出0曲eTilPoit|LPT1Randrale3ervernameSaverport|Seiv雷际汕ordIKi.（?|j口E：匚dftcd|此时系列会识别并口和下载电缆，如下图（注:对系统而言Byteblaster和ByteblasterMV都认为ByteblasterMV）我们将看到蓝色跳不断充满，当显示100,时下载成功。4',"d'a#1通过测试，设计的表决器功能