总线及其互联结构

1、第6章 总线及其互联结构 华南理工大学 黄钦胜 编内容提要：介绍总线的基本概念，总线的连接方式，总线接口，总线的仲裁、定时及事务类型，PCI、ISA总线6.1 总线的基本概念1、什么叫总线？总线是构成计算机系统的互连机构，是多个系统功能部件之间信息传送的公共通路。2、单处理器系统的总线类型(1)内部总线CPU芯片内部连接各寄存器及运算器等部件之间的总线。(2)系统总线CPU同计算机系统的其它高速功能部件，如存储器、通道等互连的总线。(3)外总线多台计算机之间，或计算机与一些智能设备之间的连接总线。3、总线的特性(1)物理特性指总线的物理连接方式，包括总线的根数、总线的插头、插座的形状，引脚的排

2、列方式等。(2)功能特性描述总线中每一根线的功能(如AB、DB、CB)。(3)电气特性定义每根线上信号的传递方向(IN/OUT)及有效电平范围。(4)时间特性定义了每根线在什么时间有效，即各信号有效的时序关系。4、总线的标准化使各厂家不同实现方法的相同功能部件可互换使用。(1)微机系统采用的标准总线：ISA总线 (16位，带宽8MB/S)EISA总线 (32位，带宽33.3MB/S)VESA总线 (32位，带宽132MB/S)PCI总线 (64位，带宽132MB/S)(2)总线带宽指总线本身所能达到的最高传输速率。单位：MB/S(兆字节每秒106B/s)【例6.1】(1)某总线在一个总线周期中

3、并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，求总线带宽是多少？(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHZ ，求总线带宽是多少？【解】：(1) 设总线带宽用Dr表示，总线时钟周期用表示，一个总线周期传送的数据量用D表示，根据定义可得(2) 64位=8B，CPU接口接口I/O设备I/O设备 单总线结构系统总线6.1.2总线的连接方式(总线的设置)1、 单总线结构(图6.1)用单一组系统总线连接CPU、内存和I/O接口。特点：(1) 每个设备(主存单元、GRS、I/O寄存器等)都被指定一个总线地址；(2) 所有设备的通信方式是一

4、样的。优点：系统结构灵活，可扩充性强。缺点：机器速度受到单总线速度的限制。CPU主存MSI/O接口I/O接口图6.2 双总线结构存储总线系统总线I/O设备I/O设备2、双总线结构(图6.2)(1) 存储总线是CPU与内存交换信息的高速存储总线。设置存储总线的好处：减轻系统总线的负担。(2) 系统总线CPU主存图6.3三总线结构存储总线系统总线I/O接口I/O接口I/O设备I/O设备IOP(通道)I/O总线各部件可通过系统总线交换信息，并可实现直接内存储器存取(DMA)操作。优点：系统结构灵活，可扩充性强，吞吐量大。缺点：增加了硬件的复杂性。3、三总线结构(图6.3) (1) 存储总线(同上)(

5、2) 系统总线是CPU、内存和通道间进行数据传送的公共通路。(3) I/O总线是多个外设与通道间进行数据传送的公共通路。优点：系统效率高。缺点：硬件代价高。4、总线结构对计算机系统性能的影响（1）最大存储容量 在单总线系统中，外围设备占用了部分存储空间, 使内存储器容量小于最大存储容量。（2）指令系统在单总线系统中, 访问内存和外设采用相同的指令（地址不同），不需专门的I/O指令；但在双总线系统中, 访问内存操作和访问外设操作采用不同的指令。（3）吞吐量指流入、处理和流出系统的信息的速率三总线系统的吞吐能力比单总线系统强得多。6.2 总线接口并串变换 信息的传输方式发送部件传送数据串并变换接收

6、部件000001011T3T2T4T5T7T6T811000000位时间低位高位传送脉冲(a) 串行传送(b) 并行传送0高位 1010101低位发送部件接收部件6.2.1 总线的数据传送方式1、 串行传送数据从低位开始逐位依次传送的方式。（图6.4a）（1） 波特（Baud） 串行传送方式每秒钟能传送的最多二进制位数。它是衡量传输通道频宽的指标。（2） 异步串行传送 异步串行码的字符格式：起始位（1）+数据位（58）+奇偶校验位（1）+停止位（1）（3） 同步串行传送将若干个字符组成一个数据块，在数据块的开始和结尾处用同步字符作标志进行的串行传送。同步与异步相比的特点： 速度快，但需同步，接

7、口硬件复杂。（4） 串行传送方式的特点： 只需一根传输线，成本低，适合远距离的传送，但速度慢。【例】：假设某串行总线传送速率是960个字符/秒，每一个字符格式规定包含10个数据位，问传送的波特数是多少？每个数据位占用的时间（位周期）是多少？【解】：波特数为： 10位/字符 × 960字符/秒 9600（波特） 每个数据位占用的时间Tb是波特数的倒数：Tb 1/9600 0.000104（s） 104（s）2、 并行传送数据的各位通过各自的传输线同时传送的方式。（图6.4b）特点：速度快，但需更多的传输线，适用于近距离部件间的数据传送。主机I/O接口（适配器）地址线外围设备数据线控制、

8、状态线图6.5外设和主机的连接方法1、接口(广义)指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。I/O设备适配器(接口)连接主机和外设之间的逻辑部件。(图6.5)2、接口的基本功能(1) 交换主机与外设的状态信息，例如控制启停，外设忙、闲等；(2) 匹配主机与外设的速度差异；(3) 实现数据格式转换；(4) 实现主机与外设之间的数据交换。3、接口的基本组成(1) 设备地址译码线路(2) 设备状态字寄存器 (DSR)(3) 输入/输出缓冲器 (IDBR/ODBR)(4) 数据转换线路(5) 根据总线控制需要的定时信号线路4、接口的分类 (按外设供求数据方式的不同分)(1) 串行数据接口

9、接口与设备侧，数据按序逐个位传送的接口。(2) 并行数据接口接口与设备和主机之间数据并行传送的接口。6.3总线的仲裁、定时和数据传送模式6.3.1、总线的仲裁1、概述(1) 主方（主设备）可以启动一个总线周期的功能模块，如CPU、I/O。(2) 从方（从设备）被主方指定与其通信的功能模块，如存储器、CPU。(3) 总线占用期主方持续控制总线的时间。(4) 为什么要仲裁？为解决多个主设备同时竞争总线控制权，必须有总线仲裁部件。(5) 常用的仲裁策略A.公平策略在多处理器系统中对各CPU模块的总线请求采用公平的原则来处理。I/O模块的总线请求采用优先级策略。(6) 仲裁方式分为集中式仲裁和分布式仲

10、裁。2、集中式仲裁由中央仲裁器（总线控制部件）对主方的总线请求信号(BR)进行裁决，并送出总线授权信号(BG)。(1)链式查询方式（图6.6(a)）BG按优先级由高至低依次传送的总线查询方式。 设备的优先级取决于设备与中央仲裁器的近远(逻辑上)。 优点：所需传输线少，便于更改和扩充。 缺点：对询问链电路的故障很敏感；优先级别低的设备可能长期不能使用总线。(2)计数器定时查询方式（图6.6(b)）在总线不忙(BB=0)时，请求总线的设备，其地址与计数值一致时，置“1”BB，获得了总线使用权，并中止计数查询。优点：优先次序可灵活变动。固定优先级：计数器每次初值均为0。循环优先级：计数器从中止点开始

11、计数(优先级相等)(3)独立请求方式（图6.6(c)）每个设备均有一对BR和BG线，通过自身的BR线请求，由中央仲裁器经判优发出BGi以使优先设备获得总线使用权。图6.6集中式总线仲裁方法总线仲裁器DBBBR设备接口0设备接口1设备接口nA(a) 菊花链查询方式BG总线仲裁器BBBR设备接口0设备接口1设备接口n设备地址(b) 计数器定时查询方式总线仲裁器设备接口0设备接口1设备接口n(c) 独立请求方式BR0BG0BR1BG1BRnBGn··优点：响应速度快，对优先次序的控制灵活。缺点：控制线数量多。3、分布式仲裁以优先级仲裁策略为基础，主方它们有总线请求时，把各自惟一的

12、仲裁号发送到共享的仲裁总线上，由各自的仲裁器比较，留大撤小，获胜者的仲裁号保留在仲裁总线上。6.3.2 总线的定时1、概述(1) 总线上信息传送过程的五个阶段：请求总线，总线仲裁，寻址，信息传送，状态返回(或错误报告)。(2) 定时事件出现在总线上的时序关系。(3) 常用的两种定时方式：同步定时和异步定时。2、同步定时（图6.7）总线上的所有模块都在总线公共时钟信号的协调下工作。优点：时序规整，控制简单，具有较高的传输频率。缺点：不适合存取时间差别大的模块，难以确定被访问的模块是否已响应。选通数据读命令地址时钟图6.7同步传送方式T0T0T1T23、异步定时（）后一事件出现在总线上的时刻取决于

13、前一事件的出现，即建立在应答式或互锁机制的基础上。特点：无公共时钟信号，可变长度的总线周期。优点：可靠性高，适用于存取时间差别大的模块之间的通信。缺点：增加总线的复杂性和成本。图6.8异步传送方式数据®©接收从同步主同步读命令地址t0t1t2t3t4t5图6.9 某CPU总线仲裁时序图总线请求BRi总线同意BGi设备回答SACK总线忙 BBSY【例6.2】 PDP-11采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。请分析所示的总线仲裁时序图。【解】：设备请求使用总线 BRi; CPU同意后，以BGi回答;设备接收到BGi，使BRi，并回答SACK;C

14、PU接到SACK后， BGi作为回答;在BBSY为“0”时上升BBSY设备获得总线使用权;用完总线后，下降BBSY和SACK，释放总线。1、读、写操作读操作由从方到主方的数据传送过程；写操作由主方到从方的数据传送过程。2、块传送操作CPU存储器之间数据块传送采用一次多倍字长的猝发式传送。3、写后读、读修改写操作只给出地址一次，或进行先写后读操作（用于校验）或进行先读后写操作（用于对共享存储资源的保护）。4、广播、广集操作广播允许一个主方对多个从方进行写操作。广集将选定的多个从方数据在总线上完成“与”或“或”操作，用以检测多个中断源。6.4 微机常用的总线标准6.4.1 ISA、EISA总线1I

15、SA总线的特点：共98根信号线（PC/XT总线62根增加36根）可进行8或16位数据传送。24位地址线，可寻址22416MB。支持64KB I/O地址空间，15级硬中断和7级DMA通道。最高时钟频率为8M Hz，即带宽为16MB/S支持8种总线事务类型：存储器读/写，I/O读/写，中断响应/DMA响应存储器刷新，总线仲裁2EISA总线的特点：与ISA兼容，共198根信号线；32位地址线，可寻址2324GB；数据线宽度32位，可进行8/16/32位数据传输；最高时钟频率8.3M Hz，即带宽位（32/4）×8.333.2 MB/S；支持多总线主控和猝发式传输，可充分发挥32位微机的功能

16、。 特点：能按CPU速度高速访问主存；支持CPU与视频系统或硬盘之间以32位操作；带宽128MB/S（32M Hz）到132MB/S（33M Hz）；支持CPU直接与高速外设控制器挂接。 缺点：只能在486CPU环境中工作；处理器/cache处理器/cache主存控制器主存HOST/PCI桥HOST总线PCI总线HOST/PCI桥LANSCSIPCI设备PCI设备PCI/LAGACY桥中低速I/O设备LAGACY总线(ISA, EISA, )图6.10PCI总线典型配置结构框图VESA是局部总线，需和其它总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。6.4.3 PCI总

17、线1、多总线结构（）（1）HOST(“宿主”)总线是连接主存和CPU(包括多个CPU)的系统总线。（2）PCI (Peripheral Component Interconnect)总线是一种高带宽且与CPU无关的标准总线，又是至关重要的层次总线。它采用同步定时协议和集中式仲裁策略，并具有自动配置能力。PCI总线频率为33MHZ，若CPU为32位，则带宽为：33×(32÷8)132(MB/S)（3）LAGACY总线可以是ISA，EISA，MCA等性能较低的传统总线，支持中、低速I/O设备。（4）PCI总线体系结构中的桥及其功能三种桥HOST桥、PCI/LAGACY桥和PCI

18、/PCI桥桥的功能连接两条总线，使彼此间相互通信。表6.1 PCI总线命令类型信号名类型信号功能说明必 有 类 信 号CLKRST #inin总线时钟线，提供同步时序基准，2.0版为33.3MHz方波信号。复位信号线，强制所有PCI寄存器、排序器和信号到初始态。AD31-0C/BE3-0#PARt/st/st/s地址和数据复用线。总线命令和字节有效复用线，地址期载4位总线命令，数据期指示各字节有效与否。奇偶校验位线，对AD31-0和C/BE3-0 # 实施偶校验。FRAME #s/t/s帧信号，当前主方驱动它有效以指示一个总线业务的开始，并一直持续，直到目标方对最后一次数据传送就绪而撤除。IR

19、DY #s/t/s当前主方就绪信号，表明写时数据已在AD线上，读时主方已准备好接收数据。TRDY #s/t/s目标方就绪信号，表明写时目标方已准备好接收数据，读时有效数据已在AD线上STOP #s/t/s停止信号，目标方要求主方中止当前总线业务。LOCK #s/t/s锁定信号，指示总线业务的不可分割性。DEVSEL #s/t/s设备选择信号。当目标设备经地址译码被选中时驱动此信号。另外也作为输入线。表明在总线上某个设备被选中。IDSEL #in初始化设备选择，读写配置空间时用作芯片选择（此时不需地址译码）。REQ #GNT #t/st/s总线请求信号，潜在主方送往中央仲裁器。总线授权信号，中央

20、仲裁器送往主设备作为下一总线主方。PERR #SERR #s/t/so/d奇偶错报告信号。系统错误报告信号，包括地址奇偶错和其它非奇偶错的系统严重错误。可 选 类 信 号AD63-32C/BE7-4REQ64 #ACK64 #PAR64 #t/st/ss/t/ss/t/st/s用于扩充到64位的地址、数据复用信号线。总线命令和高4字节使能复用信号线。用于请求64位传送。目标方准许64位传送。对扩充的AD线和C/BE线提供偶校验。SBO #SDONEINTA #INTB #INTC #INTD #in/outin/outo/do/do/do/d指出对修改行的监听命中。指出监听结束。中断请求信号。

21、中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。中断请求信号（仅用于多功能设备）。TCKTDITDOTMSTRST #ininoutinin测试时钟。测试输入。测试输出。测试模式选择。测试复位。2、PCI总线的信号（1） 必有类信号（50根信号线）系统信号 时钟CLK信号，复位RST信号地址和数据信号 AD310、 C/BE30、 PAR 接口控制信号 FRAME（帧）、IRDY（主就绪）、STOP#（锁定）、 IDSEL#（初始化设备选择）、DEVSEL（设备选择） 仲裁信号 REQ#（总线请求）、GNT#（总线授权） 错误报告信号 PERR#、SERR# （2） 可选类

22、信号（50根信号线）64位总线扩展信号 AD6263、C/BE74、REQ64#、ACK64、PAR64# 中断信号 INTA# 、 INTB# 、 INTC# 、 INTDCache支持信号 对PCI总线上的存储器提供Cache支持 SBO# ：指出对修改行的监听命中 SDONE：指出监听结束。 JTAG/边界扫描信号 用于支持IEEE194.1中定义的测试程序。 TCK ：测试时钟 TDI ：测试输入 TDO：测试输出 TMS ：测试模式选择 TRST# ：测试复位2、 总线操作类型在地址周期由主设备在C/BE30线上送出的命令代码指定。 表6.2PCI总线命令类型C/BE3210命令类型

23、C/BE3210命令类型0000中断确认周期1000保留0001特殊周期1001保留0010I/O读周期1010配置读周期0011I/O写周期1011配置写周期0100保留1100存储器多行读周期0101保留1101双地址周期0110存储器读周期1110存储器读行周期0111存储器写周期1111存储器写和使无效周期中断确认周期 用于对PCI总线上的中断请求进行响应（读取一个中断向量）。特殊周期： 用于主设备将其信息广播（特殊写操作）到多个目标方。I/O读和I/O写 用于主设备和从设备之间进行数据的传送操作。存储器读、行读和多行读（表6.3）表6.3存储器读命令的说明读命令类型对于有cache能

24、力的存储器对于无cache能力的存储器存储器读猝发式读取cache行的一半或更少猝发式读取12个存储字存储器读行猝发长度的0.53个cache行猝发长度为312个存储字存储器多重读猝发长度大于3个cache行猝发长度大于12个存储字存储器写、存储器写和使无效 存储器写和使无效写入一个完整的Cache行，且广播“无效”信息，命令其它Cache中同一行地址变为无效。配置读、配置写a PCI有三个物理地址空间存储器空间、I/O空间、配置空间（256个内部寄存器）。b 配置空间的功能保存系统初始化期间设置的配置参数。c自动配置能力 根据配置地址和配置数据，生成PCI总线的配置读/写周期，完成配置数据的

25、读出或写入操作。双地址周期 用于指示主设备正在使用64位（双32位）地址。3、 总线数据传送过程PCI的数据传送由一个地址期和若干个数据周期组成。例：读操作总线周期时序（图6.11）12345678空闲期地址期数据期1数据期2数据期3空闲期CLKFRAME#ADC/BE#IRDY#TRDY#DEVSEL#地址命令等待等待等待数据1数据2数据3字节有效(BE)图6.11读操作总线周期时序示例同步性： 所有事件在时钟的下降沿同步，总线设备在时钟的上升沿采样AD线上的数据。（1） 读操作过程。（2） PCI传送过程的特点采用同步时序协议总线周期长度由主方确定主方启动一个总线周期时要求目标方确认，目标

26、方以DVSEL#信号有效作为响应。主方结束一个总线周期不要求目标方确认。第6章 典型习题与解答1、试谈谈计算机系统采用总线结构的优缺点。【答】采用总线结构的主要优点是可以减少传输线的数量，提高系统的可靠性，便于系统的扩充和实现积木化。采用总线结构的主要缺点是通常不允许两种信息源的代码同时传送，也就是说，利用总线传送信息具有分时性的特点。2、试比较同步定时控制与异步定时的优缺点。【答】同步定时协议采用公共时钟，具有较高的传输频率。但由于同步总线必须按最慢的功能模块来设计公共时钟，当各功能模块存取时间差别很大时,会大大损失总线效率。异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因

27、而允许快速和慢速的功能模块都能连接到同一总线上，还能实现有效性检验。缺点是总线控制逻辑复杂一些，成本较高。3、某数据总线挂两个设备，每个设备能接收也能发送，在不接收也不发送时,还能从电气上和总线断开，画出它的逻辑图，并作简要说明。【答】每个设备的数据线通过双向收发器与总线的数据线相连；双向收发器的逻辑图如标准器件74LS245（三态输出八总线收发器）。这种电路可以将数据从A总线传到B总线，也可以将数据从B总线传到A总线，其具体传送方向由方向控制输入（DIR）的逻辑电平而定。可以通过使能输入（）来禁止这种电路，使总线有效地隔开。其逻辑功能如下：使能 方向控制 DIR 操作0 0 B总线数据传往A总线0 1 A总线数据传往B总线1 X 隔开4、画出链式查询电路的逻辑结构图，并说明这种电路的工作过