计算机组成原理课后习题答案(第五版白中英)

1、计算机纽成虑理弟五版习罐彩素计算机组成原理第五版习题答案第一章1第二章3第三章14第四章19第五章21第六章27第七章A.31第八章34第九章、.36计算机纽成虑理弟五版习罐总素第一章1. 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特 点是按位运算，并J1不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和 测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0和1表示数据，采用 数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，稱度高， 数据存储崑大，逻辑判断能力强。2. 数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、

2、速度、价格、运行 的经济性和适应性来划分的。3. 科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4. 主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机町以在无人干预的情况卜自动完成逐条取出韦令和执行指令的任务；在机器内部， 指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：运 算器、逻辑器、存储器、输入设备和输出设备。/ yr5. 存储器所有存储单元的总数称为存储器的存储容最。每个存储单元都有编号，称为单元 地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6. 计算机硬件可直接执行的

3、每一个基本的算术込篦或逻辑运算操作称为一条指令，而解算某一问题的一串指令序列，称为程序。鸟7. 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。x8. 半导体存储器称为内存，存储容量更人的磁盘存储器和光盘存储器称为外存，内存和外 «共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU,它 用来控制计算机及进行算术逻辑运算。适配器是外用设备与主机联系的桥梁，它的作用 相当于一个转换器，使主机和外圉设备井行协调地工作。9. 计算机的系统软件包括系绻程序和应用程序。系统程序用来简化程序设计,简化使用方 法，提高计算机的使用效率，发挥和扩

4、人计算机的功能用用途；应用程序是用户利用计 算机来解决某些问题而编制的程序。10. 在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序 或目的程序；后來，为了编写程序方便和提高使用效率，人们使用汇编语言來编写程序, 称为汇编程序：为了进一步实现程序自动化和便于程序交流，使不熟悉貝体计算机的人 也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序, 源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术 的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系 统中应用的发展，要求人量处理某些数据，建立和检索

5、人量的表格，于是产生了数据庫 管理系统。第一级是微程序设计级，这是一个实在的硕件级，它由机器碾件直接执行微指令: 第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；第三级足操作 系统级，它由操作系统实现：第四级是汇编语言级，它给程序人员提供一种符号形式语 言，以减少程序编写的复杂性；第五级是高级语言级，它是面向用户的，为方便用户编 写应用程序而设豐的。用一系列的级来组成计算机的接门对掌握计算机是如何组成的 提供了一种好的结构和体制，而且用这种分级的观点來设计计算机对保证产生一个良好 的系统结构也足很有帮助的。2计算机如成原理笫五版习題怎余11. 内为任何操作可以由软件来实现，也町

6、以由硬件来实现；任何指令的执行町以由锁 件完成，也可以由软件来完成。实现这种转化的媒介是软件与破件的逻辑等价性。12. 计算机应用和应用计算机在概念上是不等价的。计算机应用是计算机学科与其他学科相结合的交叉学科，是计算机学科的组成部分，分 为数值计算和非数值应用两大领域。应用计算机是借助计算机为实现特:定的信息系统功能的于段。在计算机系统的层次结构 中，应用计算机是赛级计算机系统层次结构的报终目标，是高级语肓级之上的服务层次。计算机纽成虑理弟五版习罐怎橐第二章1. (1) -35 = (-100011).一 3 习原= 10100011-35补=11011100一 3 习反= 11011101

7、(2)127原= 01111111127反= 01111111127补= 01111111(3) -127 = (-1111111).-127原= 11111111-127补= 10000001-127反= 10000000(4> -1 = (-00000001 )2一 1原= 10000001-1补= 11111111一 1反= 111111102. x补=3o a1a:-a6解法一、(1)若ao0,则x>0,也满足x>-0.5 此时aiae可任意(2)若3o = 1,则x <= 0,要满足x > -0.5,需a】=1即 a0 = 1, ai = 1, a2-*

8、a« 有一个不为 0解法二、-0.5 =-0.1(2) = -0.100000 = 1, 100000(1)若x >= 0,则a0 = 0, aLN任意即可4计算机如成虑理弟五版习罐怎橐x补 =x = a0. aia:-a6（2）若xvo,则 x>-0.5只需x < 0.5, -x > 0x补=-X, 0.5补=01000000即-X补 <01000000a0 * a * a2.a6 +1 < 01000000aQa2.a6 <00111111aQala2.a6 > 11000000即aoaltaz-ae不全为0或至少有一个为1 （但不

9、是“其余取0”）3. 字长32位浮点数，阶码8位，用移码表示，尾数23位，用补码衷示.基为2EsElEsMsM21Mo（1）最人的数的二进制表示E- 11111111/Ms = 0, M = 11 1 （全 1）1 11111111 01111111111111111111111最小的二进制数/E- 11111111Ms= l,M = 000 （全 0）1 11111111 1000000000000000000000（3）规格化范围/正最人 E 111, M 111, Ms - 08个22个q即：2八（1_2也）正最小E 000, M 1000. Ms - 08个21个即：2-：7x2_1负

10、最大 E000, M - 011 1, Ms - 1Cl8个21个（最接近0的负数）即：_2几（27+2心）负最小 E = 111, M = 000. Ms -18个22个即：2：7_1x（-1）规格化所表示的范圉用集介表示为：2_2?x2-1 , 22 "1 x （1 - 2-） U 22"'1 x （-1）,-2"7x （2-1 + 2'22）计算机如成虑理弟五版习罐怎素4. 在IEEE754标准中，一个规格化的32位浮点数x的真值表示为：(-1VQf-127X= '7 x (l.M) xZ(1) 27/64=0.011011=1.10

11、11 x 2*2E- -2+127 - 125- 0111 1101 S- 0M- 1011 0000 0000 0000 0000 000最后表示为：001111101 10110000000000000000000(2) -27/64=-0.011011=1.1011X2"2E= -2+127 = 125= 0111 1101 S= 1M= 1011 0000 0000 0000 0000 000最后表示为：1 01111101 101100000000000000000005. (1)用变形补码进行计算：” yx补=00 11011 y补00 00011区补=00 11011W

12、fy补=+00 00011仪+丫补=00 11110结果没有溢出，x+y=U110x补=00 11011 y补=11 01011凶补=oo noilv补=+H01011x+y补oo oono结果没有溢出，x+y二00110 ZSW(3) x?b=ll 01010 y补111111x补=00 01010Y补-x+y补11 01001结果没有溢出，x+y=-101116. x刃补=x补+y补(1) x补=00 11011-y补=00 11111X补=0011011卜刃补=+0011111x-y补01 11010结果有正溢出，x-y=11010(2) x补=00 10111-y补=11 00101X

13、补00 10111卜 y补=+1100101x-y补11 11100结果没有溢出，x-y=-001006计算机纽成虑理弟五版习罐怎橐1 1 01 1(3) x补=00 11011y补=00 10011X补=00 11011y补= +00 10011 x-y补01 01110结果有正溢出，x-y=100107. (1)用原码阵列乘法器：x原=0 11011 y原=4 11111因符号位单独考虑，|x|-11011 |y|-lllll0 0 00 01 1 1 1 1#计算机纽成虑理弟五版习罐怎橐1 1 01 10 0 00 01 1 1 1 1#计算机纽成虑理弟五版习罐怎橐1 1 01 1110

14、 11x) 111111111 101 1 01110 10110 1110 11'I1100 0 00 01 1 1 1 1#计算机纽成虑理弟五版习罐怎橐1 1 01 10 0 00 01 1 1 1 1#计算机纽成虑理弟五版习罐怎橐1 1 01 1xxy原=1 1101000101用补码阵列乘法器：x补=0 11011 y补=1 00001 乘积符号位为：1 lx =11011 |y =11111X)110 11111111 1 0 1 0 0 0 1 0 1xXy补=1 0010111011(2)用原码阵列乘法器：X原=1 11111 y原=1 11011因符号位单独考虎，|x|

15、-lllll |y|-U011xxy原=0 1101000101用补码阵列乘法器：x补T 00001 y补T 00101乘积符号位为：1lx =11111 |y =11011X)111110 0 00 01 1 1 1 19计算机纽成虑理弟五版习罐怎橐1111 1110 1 0 0 0xXy补二0 11010001018. (1) x原=凶补=0 11000卜丨 y 门补=1 00001被除数X 0 11000余数为负1 11001 ->q0=0 左移1 10010+|y|补 0 11111余数为正0 10001 ->ql=l 左移1 00010+|y|补 1 ooooi余数为正0

16、 00011 ->q2=l左移0 00110+卜 |y|补1 ooooi余数为负1 00111->q3=0 左移0 01110+|y|补 0 11111 余数为负1 01101 Tq4=0 左移 0 11010 J+|y|补 o him余数为负1 11001->q5=0+|y|补 0 11111(2)丨 x 门补=0 01011+|y|补 I 001H10计算机纽成虑理弟五版习罐怎橐1111 1余数0 11000故x*y原二1.11000 即 x-ry= -0. 11000 余数为0 11000卜I y门补=1 00111被除数X 001011余数为负1 10010->

17、q0=0(2)丨 x 门补=0 01011+|y|补 I 001H11计算机纽成虑理弟五版习赵彩橐左移1 00100+|y|补 0 11001余数为负1 11101 ->ql=0左移1 11010+|y|补0 11001余数为正0 10011 ->q2=l 左移100110+|y|补 1 oom余数为止001101 ->q3=l左移0 11010+|y|补 1 00111余数为 lF 0 00001 ->q4=l余数为0 00010左移0 000109. (1) x = 2 °山0.100101, y = 2小°*(-0011110)X浮 lllOh

18、O.lOOlOl11101+00010=11111y.r = 11110,-0.011110Ex-Ey： x.f - 11110.0.010010(1)x+y00. 0 1 00 1 0(1)a+11.1 ooo i o1 1. 1 1 0 1 00(1)规格化处理：1.010010 阶码 11100x+y- 1.010010*2"* - 2-O.lOllLOXV00. 0 1 00 1 0(1)+ 0 0. 0 1 1 1 1 000 1 1 0000(1) 规格化处理：0.110000 阶码 11110x-y=2*2*0.110001(2) x - 2-lol*(-O.OlOUO

19、), y - 2UOO*0.010110x»- 11011,-0.010110v.；= 11100,0.010110Ex-Ey= 11011+00100= 11111x.?= 111004.110101(0)x+y1 1. 1 1 0 1 0 1+ 00.0 1 0 1 1 00 0. 0 0 1 0 1 1规格化处理：0.101100 阶码 11010x+y- 0.101100*2”x-v1 1.1 1 0 1 0 1+ 1 11 0 1 0 1 01 1.0 1 1 1 1 1规格化处理：1.011111 阶码 11100x-v=-0.100001 *210. (1) Ex =

20、0011, Mx = 0.110100Ey = 0100. My = 0.100100Ez = Ex+Ey = 0111Mx*My0. 1 1 0 1專 0.100 10 110 1000000000001101 /00000001110101规格化： 26*0.111011(2) Ex = 1110, Mx = 0.011010Ey-0011, My-0.111100 >Ez = Ex-Ev= 1110+1101 = 1011JMx补=00.011010My补=00.11110aMy补=H.00010013计算机纽成虑理弟五版习罐怎余OOOl 10 10+-My110001001J计算

21、机纽成虑理弟五版习罐怎余1101111010111100+Mv00111100111110000.01J计算机纽成虑理弟五版习罐怎余11110000+My00111100001011000.011J计算机纽成虑理弟五版习罐怎余01011000+-My11000100000111000.011+-My+My+-My0011100011000100111001100000 100 10.01101110010 1000 1 10 10001 1 0 00 1 0 000 1 0 1 10 00.011010.011011J计算机纽成虑理弟五版习罐怎余1J计算机纽成虑理弟五版习罐怎余商=0 1101

22、10*2Y余数=0.101100*211.BiThBitb)TAi1J计算机纽成虑理弟五版习罐怎余4位加法器如上图,G = Ad + ACt + QCt=A；Bt + (A + Bf )C,_1=Ad + (A d)Ci(1) 串行进位方式P1=A!®Bx (Ai+B】也对)Pz A2 ® BzPs = As ® BjPi = Ai®BiCi = Gi+PjCo其中：Gi = AjBG：二 A：B：Gi AiBiG G：+P：GG - Gs+PsC,Ci = G1+P4C3并行进位方式C G1+P1C0C： Gz+P.Gi+PzPiCoC3 = 6+比5

23、+刊匕5+比门匕5C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C01J计算机如成虑理弟五版习罐怎素计算机如成虑理弟五版习罐怎素12. (1)组成最低四位的74181进位输出为：c4 = Cn7 = G+PCn = G+PCo, Co 为向第 0 位进位 其中，G -y3+y2X3+y1x2X3+yoXiX2x3» P-Xqxm，所以c5 = V4+X4C4c6 = y5+x5C5 = y5+x5*+x5X4C4(2) 设标准门延迟时间为T, “与或川“门延迟时间为1.5T,则进位信号Co,由最低位传 送至C6需经一个反相器、两级“与或非”门，故产生Co的

24、最长延迟时间为T+2*1.5T = 4T(3) 最长求和时间应从施加操作数到ALU算起：第一片74181有3级“与或非”门(产 生控制参数Xo, y0, Cn),第二、三片74181共2级反相器和2级“与或非”门(进 位链)，第四片74181求和逻辑(1级与或非门和1级半加器，设其延迟时间为3T), 故总的加法时间为:t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T”J1*13. 设余三码编码的两个运算数为X.和X，第一次用二进制加法求和运算的和数为S门进 位为Cm"校正后所得的余三码和数为s，进位为cm,则有：x. = X“X订 X,Xg丫产丫门丫二丫订丫询

25、srSi/sSirs/13XI Y订当C昇=1时,Y13当c*= o时,s】 = sr+ooiis 产 sr+iioiXi0 Yi0町画出余三码编码的十进制加法器单元电路如图所示。根据以上分析.14.-S1=A1B1C1+ A1B1C1+ A1B1C1+ A1B1C1图如下:计算机如成虑理弟五版习罐彩素#计算机如成虑理弟五版习罐彩素#计算机如成虑理弟五版习罐彩素15.设计思想：电路由三部分构成：ALU立成怎点加减法运算和逻辑运订L；用的阵列乘 法器完成乘法运算，专用的阵列除法器完成除法操作。逻辑图可参考主教材图2.7和图2.9。 16设计思想：因为有八种运算，所以控制信号采用三位，S0,Sl.

26、S2o加法和减法操作利用 4位补码加减法器完成；加1操作可以单独设计电路实现，也町以将被加数强制为+1利用 加减法器实现：传送操作可以利用加减法器实现，第.加数强制为0；逻辑乘和取反操作可 设计单独的逻辑运算电路，用与门和反相器实现；取补电路单独设计，参见主教材图2.6： 乘法操作可单独设计高速乘法器，电路参见主教材图2.7。17.设计思想：将74181的S3S0及M等五个控制信号缩减为S2S0三根信号，主教材 表2.5 （功能表中的算术运算和逻辑运算相应进行简化，去除冗余操作和町替代操作： 000逻辑0001: AB010: A+B011:A®B100: A 加 B101:A 减E

27、 减 1110:A 加 A111：A其中，000-011为四种逻辑运算，100 711为四种算术运算。根据功能表可以很容易地设 计出简化的函数发生器。第三章l.(l)220 * = 4A/ 字节102黑32片51218(3) 1位地址作芯片选择2.(1) 2：6/2：4=4 (块)(224/2")x(64 位/8 位)32 (片)(3) 主存共需DRAM芯片为：4x32=128(片)每个内存条有32片DRAM芯片，容量为16Mx64位，需24根地址线(A23A0)完成内 存条内存储单元寻址。一共有4块内存条，采用2根高位地址线(A25-A24),通过2： 4译 码器译码产生片选信号对

28、各模块板进行选择。3.(1)根据题意，存储总容最为64KB,故地址总线需16位。现使用16K*8位DRAM芯片， 共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法來组成整 个存储器，其组成逻辑图如图所示，其中使用一片2： 4译码器。(2) 根据己知条件，CPU在lus内至少访存一次，而整个存储器的平均读/写周期为0.5us, 如果釆用集中刷新，有64us的死时间，肯定不行如果采用分散刷新，则每lus只能访存一次，也不行所以采用异步式刷新方式。假定16K*1位的DRAM芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方 式刷新，则刷新间隔为2ms/128=1

29、5.6us,可取刷新信号周期15us。刷新一遍所用时间= 15usX128=1.92ms14计算机如成虑理弟五版习罐彩素#计算机如成虑理弟五版习罐彩素2： 4译码器10241324，U)128/C *8=32片#计算机如成虑理弟五版习罐怎橐如果选择一个行地址进行刷新，刷新地址为Ao-As，因此这r行上的2048个存储元同时进行刷新.即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷 新操作的集中刷新方式，或按8ms/512 = 15.5US刷新一次的异步刷新方式。5. 所设计的存储器单元数为1M,字长为32,故地址长度为20位（A19A0）,所用芯片存 储单元数为256K字

30、长为16位，故占用的地址长度为18位（A17A0）。由此可用位并 联方式与地址串联方式相结介的方法组成组成帑个存储器，共8片RAM芯片，并使用一 片2： 4译码器。其存储器结构如图所示。丄'CPU6qA8YO o>Ylh 頁。页3 liTjfrD”D16（奇 16 位）Y2Y3C个个二 个二XlpoXUC52 JaLC531256k IJvT/l JI J256kw / R*16 " " yTcso Tpbsiyfez yfcswikikw >256k16256k*16_W/RD貫（低16位）W/R6. （1）系统16位数据所以数据寄存器16位（2）系统

31、地址128K=217,所以地址寄存器17位（3）共需要8片（4）组成框图如下7组内地址用A12-Ao(2) 小组译码器使用3： 8译码器RAMrRAM5各用两片8K*8的芯片位并联连接17计算机如成虑理弟五版习罐怎橐计算机如成虑理弟五版习罐怎橐8顺序存储器和交叉存储器连续读出m=8个字的信息总量都定: q = 64 位*8 = 512 位顺序存储器和交叉存储器连续读出8个字所需的时间分别是：ti-mT-SlOOns-8*计算机如成虑理弟五版习罐怎橐= T + (m - l)r = 100/5 +7* 50$ = 450ns = 4.5 *10"7 ns顺序存储器和交叉存储器的带宽分别

32、是：叱=?/人=512 十(8*10T) = 64xl0位/sW2 =q/t2 = 512 -r (4.5 * 10"7«= 113.8 x 107位/s9. cache的命中率=0.968_Nc *直 2420M + N,“ 一 2420 + 80Yr - 几 240T 40cache/主存系统效率e为r + (l-r)H I"" 6 +(1-6)*0.968 QQ/oS62/o平均访问时间G为计算机如成虑理弟五版习罐怎橐计算机如成虑理弟五版习罐怎橐40$0.862/5=46.4ns_ 50-200 40-200= 93.75%计算机纽成虑理弟五版习罐

33、彩橐11 设収指周期为总线传送周期为T.指令执行时间为5(1) t - (T+5 t +6to)*8O 80T+400 t +480 t0(2) t (T+7 t +8to)*6O 60T+420 t +480 t0 故不相等。12.D18计算机如成虑理弟五版习罐怎橐第四章1. 不合理。指令最好半字长或单字长，设16位比较令适。 2.70条指令，所以操作码至少为7位。双操作数指令格式可以为：无操作数指令格式町以为:73. (1)RR型指令"(2) 寄存器寻址JX(3) 单字长二地址指令(4) 操作码字段OP可以指定2°=64种操作X4. (1)双字长二地址指令，用于访问存储

34、器。操作码字段町指定64种操作。(2) RS型指令，一个操作数在通用寄存器(共16个)，另一个操作数在主存中。(3) 有效地址可通过变址寻址求得，即冇效地址等于变址寄存器(共16个)内容加上位移 量。5. (1)双操作数指令(2) 23-8种寻址方式(3) 2=16 种操作I / r6. (1)直接寻址方式(2) 相对寻址方式(3) 变址寻址方式(4) 基址寻址方式(5) 间接寻址方式(6) 基址间接寻址方式7.40条指令至少需要操作码字段6位，所以剩下的长度为26位。主存的容量为61M字，则 设寻址模式(X) 2位，格式如下：3126 25 24 230OPXDX=0 0直接寻址有效地址E=

35、DX=01立即寻址D字段为立即数X= 1 0变址寻址 令效地址E= (RX) + D (可寻址64M个存储单元)X= 1 1相对寻址 冇效地址E= (PC) +D (可寻址64M个存储单元)其中RX为变址寄存器(32位)，PC为程序计数器(32位)。在相对寻址时，位移最D计算机如成原理弟五版习題怎余可正可负。8. (1?50种操作弓占6位，4严寻址方式卢2位。以单地址指令为例：| OP (6) | X (2)| D (24)-X = 00寄存器寻址方式。D字段实际使用4比特选择16个通用寄存器。X = 01寄存器间接寻址方式。D字段实际使用4比特选择16个通用寄存器°E= (RX)o

36、 X=10立即寻址方式。D字段给出24位立即数。X=ll直接寻址方式。D字段给出24位内存地址。E-Do(2)寻址模式字段变成3位，可以支持更多的寻址方式。可増加相对寻址方式，其仃效地 址E = PC+D；还可使用内存间接寻址，此时有效地址E= (D)o9. 16个通用寄存器占4位，64种操作占6位，刺下22位用丁存储器地址，OP (6)R (4)D (22)采用R为基址寄存器寻址，地址=(R)+D”当基址最大，D也是最大的时候，寻址能力最人而寄存器是32位的，丿 Qr故最大存储空间是2324-2z: = 4GB-|-4MBo10. 表4.9的指令数为29,则指令的操作码至少为5位。设这些指令

37、支持立即寻址、寄存器 寻址、直接寻址、堆栈寻址、相对寻址、内存间接寻址、寄存器间接寻址、变址寻址、 基址寻址等9种寻址方式。并设计算机字长为32位：64848OP目标寻址方式目标操作数源寻址方式源操作数(3) 立即(4) 直接相对、基址、变址20计算机如成虑理弟五版习罐怎橐第五章1. (1) IR、(2)AR、(3)DR、通用寄存器2. STO RP (R:)PC->ARPC0, G AR.1M->DRR/W =RDR->IRDRo.GAK令G ARL 1(Rr>DRRlo, G DR.|dr->mBjWW亠3. LAD (Rj), RoPC 亠 AR|m->

38、;drDR->IRR3->AR R3o, G AKM->DRLTBj W =RDR&DRo. G R0x4.21计算机纽成虑理弟五版习罐怎橐22计算机纽成虑理弟五版习罐怎橐#计算机纽成虑理弟五版习罐怎橐5.节柏脉冲T3的宽度实际上等丁时钟脉冲的周期或是它的倍数。此处T】 T： 200ns, T3 = 400ns,所以主脉冲源的频率应为/ = * = 5MHz.。为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求 的逻辑电路图与时序信号关系图根据时序信号关系，T>, T2, T,三个节拍脉冲的逻辑表 达式如下：用与门实现，0和T,则用C

39、,的端和5的Q端加非门实现，其目的在于保持信号输 出时延时间的一致性并与坏形脉冲发生器隔离。#计算机纽成虑理弟五版习罐怎橐123456±n_n_rum_n_23计算机纽成虑理弟五版习罐怎橐#计算机纽成虑理弟五版习罐怎橐* * * * *begOldOle10 i q10 fHjflllhb按IR6、IR5转移*T1326. (80*3 + 1)* = 964字节87. M-GS3 = H+D+FS2 = A+B+H+D-E+F+GSI = A+E+F+GC H-D+Ey+Fy+G 4>&经分析，（d.i,j）和（e, f, h）可分别组成两个小组或两个字段，然后进行译码

40、，可得六 个微命令信号，剩卜的a, b, c, g四个微命令信号可进行直接控制，其整个控制字段组成如 T：9. P1P2=l,按进位C转移 微地址转移逻辑图：10将C, D两个暂存器直接接到ALU的A, B两个输入端上。与此同时，除C, D外, 其余7个寄存器都双向接到单总线上。取指取源操作数 収目的操作数加存回修改送回继指令地址11. (1)假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段 为4位。卜地址字段为9位，肉为控存容量为512单元。微命令字段则是(48斗9)=35 位。(2) 对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地 址字

41、，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄 存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志(某一位为1),其输出修改微地址寄存器的适当位数，从而实现微 程序的分支转移。就是说，此处微指令的后继地址采用断定方式。13地址转移 逻辑微命令信号1微地址寄存器卜1控制存储器7 TTT TP字段控制字段1个个状态条件抬令寄存器IR 0P12. (1)流水线的操作周期应按各步操作的最人时间来考虎，即流水线时钟周期性t = maxrf = 100"$(2) 遇到数据相关时.就停顿第2条指令的执行，直到前面指令的结果己经产生，因此

42、至少需要延迟2个时钟周期。就对使流水线不发生停顿。(3) 如果在硬件设计上加以改进，如采用专用通路技术，13.(1)空间介/ / /、/、/1234512345123451234512345WB MEMEXIDIF2 3 4 5个7J、个202020202015 16 17 18时间T19 2026计算机纽成虑理弟五版习罐怎橐200 tx t2 t3 t4 t5 t6 t： t8 t9(2)H (K + n-l)r (5 + 20-1)*100*10-9 833 10 条/秒,上=怛一=20巧*17 Tp (K + -l)r20 + 5-114.时间T空间WB EX ID IF2 3 4 5

43、6 7 8非流水线时间图 /、八/ /12I,】5I】121313LI?151|1512I.15空间WB EX ID IF时间T234 S 678流水线时间图#计算机纽成虑理弟五版习罐怎橐#计算机纽成虑理弟五版习罐怎橐如上芮图所示，执行相同的指令.在8个单位时间内，流水计算机完成5条指令，而非27计算机如成虑理弟五版习罐蓉橐流水计算机只完成2条显然，流水计算机比非流水计算机有更高的吞吐呈。15. 证：设11条指令，K级流水，每次流水时间t则用流水实现Tp = KT+(n-l) tHp = *Tp非流水实现Ts = K t nTsnHp_Tp_Ts_ Kiit _ Kn _ K HsnTp Kr

44、 + (n-l)r - K + 口一厂 K-lTsnn>8 时 9 > ooHsn=l时， =1 ,则可见n>l时Ts>Tp,故流水线有更高吞吐量16. (1)写后读 RAW(2)读后写 WARyACK/写后写waw/17. (1)FDEW7FDEEW13FDEEEWI.FDEEWFDEW】6FDEEW第六章1. 单总线结构：它是一组总线连接幣个计算机系统的各大功能部件，各大部件之间的所有 的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许I/O设备之间或I/O 设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。 所以总线资源是

45、rhftX功能部件分时共享的。单总线的缺点是rh于全部系统部件都连接在 一组总线上，所以总线的负裁很觅，可能使其吞最达到饱和其至不能胜任的程度。故多为 小型机和微型机采用。CPU内存设备接11 设备接口系统总线29计算机如成虑理弟五版习罐蓉橐多总线结构：多总线系统结构是通过桥，CPU总线，系统总线和高速总线彼此相连，各 人部件的信息传送不是只通过系统总线：体现了高速，中速，低速设备连接到不同的总线 匕同时进行匸作，以提高总线的效率和吞吐最，而fl处理器结构的变化不影响高速总线。2. (1)简化了硕件的设计。从硬件的角度看，面向总线是由总线接I I代替了专门的I/O接I I, 由总线规范给出了传

46、输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上 都作了具体的规定，所以，而向总线的微型计算机设计只要按照这些规定制作CPU插 件、存储器插件以及DO插件等，将它们连入总线即可工作，而不必考虑总线的详细操 作。(2) 简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3) 系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的 插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严 格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。系统更新性能好。因为CPU、存储器、I/O接II等都足按总线规约挂到总线上的，因而 只

47、要总线设计恰当，可以随时随着处理器芯片以及具他有关芯片的进展设计新的插件， 新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件30计算机如成原理弟五版习越怎余和底板连线一般不需更改。3. “A”的ASCII码为41H = 01000001B, 1的个数为偶数,故校验位为0； “8”的ASCII 码为38H-OO11IOOOB, 1的个数为奇数，故校验位为1。说明：两个设备共用总线，每个设备的总线接II部分 如右图所示。通过锁存器保存接收数据，并通过三态 门向总线发送数据。每个设备的Rm控制端有效时，锁 存器保存接收数据；每个设备的Rout信号有效时，锁 存器保存的数据

48、被送上总线。当Rout 号无效时，设 备与总线在电气上断开。CP DrRm 厂停起数数数数数数校起数数数数数数数校停止始据据据据据据验始据据据据据据据验止位位位位位位位位位位位位位位位位位位位023067012345674.逻辑图如卜9. E、A、C10. A/11. D/12. A13. 存储总线周期用于対内存读写，I/O总线周期对接II中的端II进行读写。14. D、C、A、B/15. B、A、E、D、C16. A、B、C、D17. PCI总线上月HOST桥、PCI/LAGACY总线桥、PCDPCI桥。桥在PCI总线体系结构中 起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转

49、换部件，可以把 一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主i殳 备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按 CPU的需要出现在总线匕。由上町见，以桥连接实现的PCI总线结构只有很好的扩充 性和兼容性，允许影条总线并行工作。分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都冇口己的仲裁号和仲裁器。 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲 裁总线卜得到的号与自己的号进行比较。如果仲裁总线上的号人，则它的总线请求不予 响应，并撤消它的仲裁号。敲后，获胜者的仲裁号保留在仲裁总线上，分布式仲裁是以 优先级仲裁策略为基础。32计算机纽成虑理弟五版习罐彩余18. 总线的一次信息传送过程，大致可分为：请求总线，总线仲裁，寻址，信息传送，状态 返回。启动信号一I地址线数臧总线时钟一riII厂L_i_认可119. 设总线帯宽用Di表示，总线时钟周期用T=l/f表示，个总线周期传