第七章半导体存储器

1、第七章 7.1 概述 半导体存储器 2 存储器的存储媒介有多种，应用范围也非常广泛。 软磁盘 磁带 硬盘 光盘 内存条 优盘 数码相机用SM卡 第七章 7.2 只读存储器（ROM） 半导体存储器 10 7.2.1 掩模只读存储器（ Mask ROM） 根据用户要求而专门设计掩模板，把数据 “固化”在ROM中。 一、电路结构 地址译码器： 将输入的地址代码译成相应 的控制信号，把指定存储单元选 出，其数据送输出缓冲器 。 存储矩阵： 由许多存储单元排列组成。 输出缓冲器： 是ROM的数据读出电路，通常用三态门构成，不 仅可提高存储器带负载的能力，还可实现对输出数据 的三态控制，以便与系统总线连接

2、。 第七章 7.2 只读存储器（ROM） 半导体存储器 11 存储单元构成：二极管，双极型三极管或MOS管。 例1 2位地址输入、4位数据输出的由二极管 构成的存储器。 A1A0： 地址代码，指定四个不 同地址。 与门 阵列 地址译码器： 将地址译成W0W3四根 线上的高电平信号。 存储矩阵： 4个二极管或门组成的编 码器。 输出缓冲器： 将输出电平转换为标准的逻辑电平，同时用EN 实现三态控制。 或门阵列 第七章 7.2 只读存储器（ROM） 读取数据时：EN=0 W3W0 字线 半导体存储器 12 地 A1 址 A0 D3 数 D2 据 D1 D0 0 0 1 1 0 1 0 1 0 1

3、0 1 1 0 1 1 0 1 0 1 1 1 0 0 一 个 字 d3d0： 位线 地址译码输出： W0=A1A0 W2=A1A0 数据输出： W1=A1A0 W3=A1A2 D0 =W0 +W1 = A1' A0' + A1' A0 = A1' D1 =W1 +W3 = A1' A0 + A1 A0 = A0 D2 =W0 +W2 +W3 = A1' A0' + A1 A0' + A1 A0 = A0' + A1 D3 =W1 +W3 = A1' A0 + A1 A0 = A0 第七章 7.2 只读存储器（RO

4、M） 半导体存储器 字线和位线的每个交叉点都是一个存储单元。交叉点处接有二极管相当于 存1，没接相当于存0。 地 址 数 据 A1 A0 D3 D2 D1 D0 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 W0 W1 W2 W3 A1 A0 简化 存 储 矩 阵 ROM点阵图 （接点连接图） 地 与 址 阵 译 列 码 器 D3 或 D2 阵 D1 列 D0 第七章 7.2 只读存储器（ROM） 与门 阵列 半导体存储器 从逻辑电路构成的角度看，ROM 是由与门阵列（地址译码器）和或门 阵列（存储矩阵）构成的组合逻辑电 路。ROM的输出是输入

5、最小项的组合。 因此采用ROM构成各种逻辑函数 不需化简，这给逻辑设计带来很大方 便。 随着大规模集成电路成本的不断 下降，利用ROM构成各种组合、时序 电路，愈来愈具有吸引力。 或门阵列 第七章 7.2 只读存储器（ROM） 半导体存储器 15 字线与位线 的交叉点上 接有MOS管 相当于存1， 没接相当于 存0。 图7.2.3 用MOS管构成的存储矩阵 掩模ROM的特点： 出厂时已经固定，不能更改，电路 简单，适合大量生产，便宜，非易失性。 第七章 7.2 只读存储器（ROM） 半导体存储器 16 存储器容量：用存储单元的数目表示。 表示形式：字数×位数。 例1 中ROM的容量：

6、4 ×4位 例如，一个 32 × 8 的 ROM，表示它有 32 个字，字长为 8 位，存储容 量是 32 × 8 = 256。 对于大容量的 ROM 常用“K”表示“1024”，即 1 K = 1024 = 210 ； 用“M”表示“1024 K”，即 1 M = 1024 K = 210 K = 220 。 例如，一个 64 K × 8 的 ROM，表示它有 64 K 个字， 字长为 8 位，存储容量是 64 K × 8 = 512 K。 第七章 7.3 随机存储器RAM 半导体存储器 24 RAM 与 ROM 的比较 相 同 处 都含有地

7、址译码器和存储矩阵 寻址原理相同 ROM 工作时只能读出不能写入。 掉电后数据 不会丢失。 相 异 处 RAM 工作时能读出， 也能写入。读或写由读 / 写控制电路进 行控制。 RAM 掉电后数据将丢失。 第七章 7.4 存储容量的扩展 地址线： 半导体存储器 28 A0 A7 A0 A7 ,A8 , A9 A9 0 0 1 1 1、利用RAM 的片选端 CS，对A9，A8进行译 码选择不同的RAM 片。 2、用A0A7选择相应RAM片的数据。 四片的地址分配就是： 00 A7 A0 , 0 255 01 A7 A0 , 256 511 10 A7 A0 , 512 767 A 8 C S 1

8、 C S 2 C S 3 C S 4 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 11 A7 A0 768 1023 地址线连接： 1、四片的A0A7连在一起作为总的A0A7； 2、使用2-线-4线译码器将A9A8的4种编码分别译成相应输出端的低电 平输出信号，分别控制4片RAM的CS端。 数据端连接：各片数据端并联。 各片RAM的R/W：连在一起。 第七章 7.5 用存储器实现组合逻辑函数 半导体存储器 31 W0 W1 W2 W3 A1 A0 一、基本原理 例：2位地址输入、4位数据输出的由二极管构 成的ROM。 从ROM的数据表可见： D3 = A1' A0 + A1 A0 = A0 D2 = A1' A0' + A1 A0' + A1 A0 = A0' + A1 D1 = A1' A0 + A1 A0 = A0 D0 = A1' A0' + A1' A0 = A1' 地 A1 址 A0 D3 数 D2 据 D1 D0 地 与址 阵译 列码 器 D3 D2 或 阵 D1 列 D0 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1