组演示文稿第五章cpu part

1、计算机组成原理Principle of Computer OrganizationØ 第五章CPU北京邮电大学计算机学院中央处理机第一部分戴志涛计算机学院2013.5.61本章内容Ø CPU的组成和功能Ø 指令周期Ø 时序发生器和时序控制方式Ø 微程序控制器与微程序设计技术Ø 硬布线控制器Ø CPU实例Ø 流水技术与流水CPUØ 多核处理机的概念计算机学院2013.5.62第五章中央处理机CPU的组成和功能学院3CPU的功能Ø 指令控制：q 控制程序的执行顺序q 取出现行指令，并决q 在CPU内

2、设置：要执行的指令的地址*程序计数器PC（Program Counter），又名指令计数器、*（内存）地址寄Register）地址计数器或指令指针MAR/AR（Address*（内存）数据寄存器MDR/DR（Data Register），缓冲寄存器计算机学院2013.5.64CPU的结构计算机学院2013.5.65CPU的结构c c c指令执行控制时钟状态反馈操作控制器时序发生器ALUc寄存器组存储器指令译码器ID状态条件寄存器c缓冲寄存器DRc指令寄存器IR输入/输出数据总线DBc程序计数器PCCPUc地址寄存器AR地址总线AB计算机学院2013.5.66CPU中的主要寄存器Ø 程

3、序计数器（PC）q 用于确定下一条指令的地址q 在程序开始执行前，将程序的第一条指令所在的内存单元地址送入PCq 执行顺序指令时，CPU将自动修改PC的内容， 使其保持将要执行的下一条指令的地址q 执行转移指令时，将程序的后继指令的地址（必须从指令的地址字段取得）送入PC计算机学院2013.5.67CPU中的主要寄存器Ø 地址寄存器（AR）q 保存当前CPU所访问的内存单元或I/O接口的地址q 由于在内存和CPU之间存在着操作速度上的差别，所以必 内存的读用地址寄存器来保持地址信息，直到写操作完成为止q 外围设备的地址看作内存单元地址计算机学院2013.5.68CPU中的主要寄存器&

4、#216; 数据缓冲寄存器（DR）q 功能*输入缓冲：暂存由内存或I/O设备读出的指令或数据*输出缓冲：暂存向内存存入的数据q 作用*CPU和内存、外部设备之间信息传送的中转站*补偿CPU和内存、外围设备之间操作速度的差别*作为内存操作数的缓冲参加CPU的运算计算机学院2013.5.69CPU的结构c c c数据通路：CPU内各个寄存器以及系统总线之间的信息传送通路指令执行控制时钟状态反馈操作控制器时序发生器ALUc寄存器组存储器指令译码器ID状态条件寄存器c缓冲寄存器DRc指令寄存器IR输入/输出数据总线DBc程序计数器PCCPUc地址寄存器AR地址总线AB计算机学院2013.5.610CP

5、U的功能Ø 操作控制：q 指令取出后，CPU依其操作码字段和形式地址字段解释指令，指出是何操作、如何得到操作数地址q CPU产生每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作q 在CPU内设置：*指令寄存器IR（Instruction Register）*指令译码器ID（Instruction Decoder）*操作控制器计算机学院2013.5.611CPU中的主要寄存器Ø 指令寄存器（IR）q 保存当前正在执行的一条指令q 指令执行时，指令首先被从内存取到缓冲寄存器中，然后再传送至指令寄存器q 指令寄存器中操作码字段就是指令译码器的

6、输入计算机学院2013.5.612CPU的结构c c c数据通路：CPU内各个寄存器以及系统总线之间的信息传送通路指令执行控制时钟状态反馈操作控制器时序发生器ALUc寄存器组存储器指令译码器ID状态条件寄存器c缓冲寄存器DRc指令寄存器IR输入/输出数据总线DBc程序计数器PCCPUc地址寄存器AR地址总线AB计算机学院2013.5.613CPU的结构数据通路：CPU内各个寄存器以及系统总线之间的信息传送通路计算机学院2013.5.614CPU的功能Ø 时序控制：q 给出整个系统的定时信号q 在CPU内设置：*时序发生器计算机学院2013.5.615CPU的结构计算机学院2013.5

7、.616CPU的功能Ø 数据加工：q 通过算术或逻辑运算将原始信息转换成所需的结果q 在CPU内设置*ALU（算术逻辑运算单元）*【浮点运算器】*通用寄存器组*状态条件寄存器（程序状态字寄存器PSWR：Program Status Word Register）计算机学院2013.5.617CPU中的主要寄存器Ø 通用数据寄存器q 早期：单累加器结构*累加器：与ALU有直接通路的通用寄存器*功能：执行算术或逻辑运算时，为ALU提供一个工作区q 当前：通用寄存器堆结构*CPU中有十几个甚至几十、上百个通用寄存器具有累加器的功能*其中任何一个寄存器均可存放源操作数和结果操作数计算

8、机学院2013.5.618CPU中的主要寄存器Ø 程序状态字寄存器/状态条件寄存器（PSWR）q 功能：*保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码q 进位标志(C)q 溢出标志(V)q 零标志(Z)q 负标志(N)*保存中断和系统工作状态等信息*控制位计算机学院2013.5.619CPU的基本组成运算器控制器CPU计算机学院2013.5.621CPU的基本组成：控制器Ø 性质：控制部件Ø 组成：程序计数器、指令寄存器、指令译码器、时序发生器和操作控制器Ø 功能：协调和指挥整个计算机系统的操作（指令控制、操作控制、时序控制）q 取指：从内存

9、中取出一条指令，并指出下一条指令在内存中的位置q 分析：对指令进行译码或测试，并产生相应的操作控制信号q 执行：指挥并控制CPU、内存和输入/输出设备之间的数据传送以及对数据的加工计算机学院2013.5.622CPU的基本组成：运算器Ø 性质：执行部件Ø 组成：算术逻辑运算单元(ALU)、寄存器组、状态条件寄存器Ø 功能：数据加工q 算术运算q 逻辑运算与逻测试计算机学院2013.5.623CPU中的主要寄存器Ø 数据缓冲寄存器（DR）Ø 指令寄存器（IR）Ø 程序计数器（PC）Ø 地址寄存器（AR）Ø 通用数据寄

10、存器Ø 程序状态字寄存器（PSWR）计算机学院2013.5.624操作控制器Ø 数据通路：CPU内各个寄存器以及系统总线之间的信息传送通路Ø 操作控制器的功能q 根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路， 从而完成取指令和执行指令的控制计算机学院2013.5.632操作控制器的实现Ø 硬布线控制器（组合逻辑控制器）q 用组合逻辑电路产生固定时序控制信号q 控制信号形成部件是由门电路组成的复杂树形网络q 优点：速度快q 缺点：时序控制信号形成部件的结构不规整， 设计、调试、维护困难，难以实现设计自动 化计算机学院2013.5.

11、633操作控制器的实现Ø 微程序控制器（存储逻辑控制器）q 采用存储逻辑实现q 微操作信号代码化，将每条机器指令转化为一段微程序并存入控制存储器中，微操作控制信号由微指令产生q 优点：设计规整，调试、维护及更新、扩充指令方便，易于实现自动化设计q 缺点：指令执行速度比组合逻辑控制器慢计算机学院2013.5.634第五章中央处理机指令周期学院36指令周期的基本概念取一条指令执行该指令开始计算机学院2013.5.637指令周期、时钟周期、CPU周期Ø 指令周期q CPU从内存取出并执行一条指令的时间q 连续两次发送取指令地址之间的间隔时间q 取指时间执行时间Ø 时钟周

12、期（节拍脉冲、节拍周期或T周期）q 操作的最基本时间单位q 一个指令周期由多个时钟周期构成Ø CPU周期（机器周期）q CPU与内存交换一次信息的时间计算机学院2013.5.638指令周期、时钟周期、CPU周期的关系Ø 定长CPU周期：每个CPU周期由相同数量的时钟周期组成Ø 不定长CPU周期：不同的CPU周期的时钟周期数不相同Ø 定长CPU周期的指令周期计算机学院2013.5.639CPU周期T周期CPU周期(取指令)(执行指令)指令周期指令的执行过程Ø 三个阶段：q 取指阶段q 取操作数阶段q 执行阶段计算机学院2013.5.641指令的执

13、行过程Ø 取指阶段（fetch）q 每条指令的第一个CPU周期都是取指周期* 从内存指定单元取出当前指令送至CPU内的指令寄存器IR* 修改程序计数器PC，以便取下一条指令* 对指令的操作码字段进行译码测试， 以便确定下一步进行何种操作计算机学院2013.5.643取指过程c c cPC AR AR; AB指令执行控制时钟状态反馈操作控制器时序发生器PC PC RD，MAR DB>DRALUc寄存器组指令译码器IDDR ID IR状态条件寄存器c缓冲寄存器DRc指令寄存器IR数据总线DBc程序计数器PC存储器CPUc地址寄存器AR地址总线AB计算机学院2013.5.644指令的

14、执行过程Ø 取操作数阶段q 由指令中的形式地址计算实际地址并访问内存取得操作数q 只有在需要到内存取操作数的指令中才有该阶段q 直接寻址方式和间接寻址方式的取数阶段不相同Ø 执行阶段q 因各条指令的操作不同而复杂程度各异q 占用时间相差比较大计算机学院2013.5.646CPU的基本组成运算器控制器CPU计算机学院2013.5.647无需访存取操作数的指令以RR型MOV指令为例Ø 功能：MOV R0，R1：R1>R0一个CPU周期一个CPU周期取指令PC+1取下条指令PC+1开始执行指令指令译码取指令周期(FETCH)执行周期(EXE)MOV指令周期计算机学

15、院2013.5.649无需访存取操作数的指令以RR型MOV指令为例取指周期计算机学院2013.5.650取指过程c c cPC AR AR; AB指令执行控制时钟状态反馈操作控制器时序发生器PC PC RD，MAR DB>DRALUc寄存器组指令译码器IDDR ID IR状态条件寄存器c缓冲寄存器DRc指令寄存器IR数据总线DBc程序计数器PC存储器CPUc地址寄存器AR地址总线AB计算机学院2013.5.651无需访存取操作数的指令以RR型MOV指令为例执行周期计算机学院2013.5.652无需访存取操作数的指令以RR型ADD指令为例Ø 功能：ADD R1，R2：R1+R2&

16、gt;R2一个CPU周期一个CPU周期取指令PC+1取下条指令PC+1开始执行指令指令译码取指令周期(FETCH)执行周期(EXE)ADD指令周期计算机学院2013.5.653无需访存取操作数的指令以RR型ADD指令为例执行周期计算机学院2013.5.654直接访存取操作数的指令以RS型LAD指令为例Ø 功能：将内存给定单元的数据送至通用寄存器Ø LAD R1, 6:一个CPU周期（6）R1一个CPU周期内存直接寻址一个CPU周期取下条指令PC+1取指令PC+1装入通用寄存器开始送 操作数地址执行周期1 EXE1LAD指令周期计算机学院取出操作数指令译码执行周期2 EXE2

17、取指令周期FETCH2013.5.658直接访存取操作数的指令以RS型LAD指令为例执行周期计算机学院2013.5.659寄存器间址存操作数的指令以RS型STO指令为例Ø 功能：将寄存器内容送入由寄存器指定的内存单元Ø STO R2, (R3): R2(R3)寄存器间接寻址一个CPU周期取下条一个CPU周期一个CPU周期取指令PC+1开始指令PC+1写内存送 操作数地址执行周期1 EXE1STO指令周期计算机学院指令译码送操作数执行周期2 EXE2取指令周期FETCH2013.5.660直接访存取操作数的指令以RS型STO指令为例执行周期计算机学院2013.5.661转移指

18、令以JMP指令为例Ø 功能：转到指令中给出的目标地址执行Ø 【Dest PC 】一个CPU周期一个CPU周期取下条 指令地址PC+1取指令PC+1开始送转移地址执行周期EXE指令译码取指令周期FETCHJMP指令的指令周期计算机学院2013.5.672转移指令以JMP指令为例执行周期计算机学院2013.5.673指令流程图开始Ø 矩形框：代表一个CPU周期Ø 菱形：表示某种判别或测试RD(I)取指公操作译码STOMOVJMPADDLADR3ARWE(D)R2DBUSØ 折线：指令结束前的公操作计算机学院2013.5.678IRARRD(D)AR

19、ABUS(D) DBUSDR DRR1数据通路Ø 指令的执行过程就是在CPU内各部件之间以及CPU与外部部件之间，依次、依条件传递信息并进行必要的判断和数据加工的过程Ø CPU内部的信息传送通过CPUPU与外界交线进行内部总线进行；换信息通过系统计算机学院2013.5.679数据通路实例【例1 】图示为双总线结构机器的数据通路。IR为指令寄存器ØØØØØØØØPC为程序计数器 有自增功能）M为主存（受R/W信号控制） AR为地址寄存器DR为数据缓冲寄R0R3为寄存器ALU由加、减控制信决定完成何

20、种操作控制信号G控制的是总线旁路器A总线R3ixiXR1iR/WPCi-+IRARyDR0iiiiiiGMIRPCARDRR0 R1R2 R3YIRoR0oR1o R2o R3oPCoDRoALUoB总线计算机学院2013.5.680ALU数据通路实例【例1 】图示为双总线结构机器的数据通路。（1）“ADDR2，R0”指令，完成R0+R2R0的操作q 画出其指令周期流程图q 并列出相应的微操作控制信号序列（2）“SUBR1，R3”指令，完成R3-R1R3的操作q 画出其指令周期流程图q 并列出相应的微操作控制信号序列计算机学院2013.5.682数据通路实例PCo，G，ARi取指R/W=RDR

21、o，G，IRiA总线xiXR3iR1iR/WPCi-+IRARyDRiR2iiiR0iiGMIRPCARDRR0 R1 R2 R3YIRoR0o R1o R2o R3oPCoDRoALUoB总线计算机学院2013.5.683ALUPCAR（M） DRDR IR数据通路实例R2o，G，YiR0o，G，Xi+, ALUo, G, R0iA总线R3ixiXR1iR/WPCi+ -IRARyiDRiR2R0iiiGMIRPCARDRR0 R1 R2 R3YIRoR0oR1o R2o R3oPCoDRoALUoB总线计算机学院2013.5.684ALUADDR2 YR0 XR0+R2R0数据通路实例PC

22、o，G，ARiR/W=R取指DRo，G，IRiADDSUBR3o，G，YiR1o，G，Xi , ALUo ，G，R3i计算机学院2013.5.685R2 YR2o，G，YiR3 YR0 XR0o，G，XiR1 XR0+R2R0+, ALUo, G, R0iR3-R1 R3PCAR（M） DRDR IR第五章中央处理机时序发生器和时序控制方式学院90控制器的控制方式Ø 控制方式：q 控制序列的时序信号的形成方式q 时序信号的定时方式Ø 常用的控制方式：q 同步控制q 异步控制q 联合控制计算机学院2013.5.691同步控制方式Ø 同步：时钟Ø 任何指令的

23、执行或指令中每个微操作的执行都受事先的时序信号所控制Ø 每条指令每次执行时的CPU周期数和时钟周期数固定不变计算机学院2013.5.692同步控制方式Ø 实现方案q 采用完全统一的机器周期执行各种不同的指令*所有指令周期有相同的CPU周期数和时钟周期数*优点：设计方便，时序简单*缺点：简单指令时间浪费q 采用不定长机器周期*不同的指令的机器周期数不相同q 中央控制与局部控制结合*中央控制：将大多数包含微操作个数以及指令执行时间较接近的指令用统一时序信号控制在固定的机器周期内完成*局部控制：少数复杂的指令延长节拍或增加节拍数计算机学院2013.5.694同步控制方式Ø

24、; 应用场合：q 用于CPU内部、设备内部、系统总线操作q 各挂接部件速度相近，传送时间确定， 传送距离较近计算机学院2013.5.695异步控制方式Ø 异步：应答Ø 每条指令、每个微操作需要多少时间就占用多少时间Ø 采用“请求-响应”或“询问-应答”等“握手”（Handshake）方式建立时序关系Ø 微操作序列没有固定的周期节拍和严格统一的时钟周期与之同步Ø 优点：无时间浪费，时间利用率高Ø 缺点：控制复杂Ø 应用场合：q 用于异步总线操作q 各挂接部件速度差异大，传送时间不确定，传送距离较远计算机学院2013.5.696

25、联合控制方式Ø 联合控制：时钟应答q 情况（1）：*大部分操作序列安排在固定的机器周期中， 对某些难以确定时间或很长时间才能完成的操作，则采取应答方式q 情况（2）：（半同步）*每个机器周期的节拍脉冲数固定，但是各指令周期的机器周期数不固定，由应答信号决定计算机学院2013.5.6100控制器的控制方式Ø 同步控制q 采用完全统一的机器周期执行各种不同的指令q 采用不定长机器周期q 中央控制与局部控制结合Ø 异步控制Ø 联合控制q 情况（1）：固定机器周期应答方式q 情况（2）：半同步计算机学院2013.5.6103时序信号的作用Ø 计算机控制

26、器的时序系统产生一组时序信号送到操作控制器，为每个微操作带上时间标志，再输出到全机，控制完成指令所规定的动作Ø 机器一旦启动，CPU即开始取指令并执行指令，操作控制器利用定时脉冲的顺序和不同的脉冲间隔，有条理、有节奏地指挥机器的动作，给计算机 各部分提供工作所需的时间标志计算机学院2013.5.6104时序信号的作用【思考】指令和操作数都放在内存中，同样用二进制码表示，CPU如何区分指令和操作数?q 时间：*取指令事件发生在指令周期的第一个CPU周期中（“取指令”阶段）*取操作数事件发生在指令周期的后面几个CPU周期中（“执行指令”阶段）q 空间：*取出的指令送往指令寄存器*取出的操

27、作数送往运算器Ø 操作控制器发出的各种控制信号都是时间因素（时序信号） 和空间因素（部件位置）的函数计算机学院2013.5.6105时序信号的体制Ø 多级时序体制Ø 最基本的体制：电位-脉冲制q 由计算机中所使用的逻辑器件（逻辑门和触发器）的特性决定计算机学院2013.5.6106三级时序系统和二级时序系统Ø 硬布线控制器常采用三级时序系统：主状态周期-节拍电位- 节拍脉冲Ø 微程序控制器常采用二级时序系统：节拍电位-节拍脉冲状态周期电位W0W1节拍电位W2W3P0P1P2P3节拍脉冲计算机学院2013.5.6107时序信号发生器Ø

28、功能：用逻辑电路产生指令周期的各级定时信号Ø 组成q 时钟源q 脉冲发生器q 节拍脉冲和读写时序译码逻辑q 启停控制逻辑计算机学院2013.5.6115时序信号发生器RDWET1T2T3T4启动停机WET1T3T4RD2RDWEø计算机学院2013.5.6116时序信号发生器：时钟源Ø 通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成Ø 提供频率稳定且电平匹配的方波时钟脉冲信号Ø 输出送至环形脉冲发生器R11C2C1计算机学院2013.5.6118时序信号发生器：环形脉冲发生器Ø 作用：产生一组有序的、间隔相等或不等的脉冲序列，以

29、便通过译码电路来产生最后所需的节拍脉冲Ø 为了在节拍脉冲上不带干扰毛刺，环形脉冲发生器通常采用循环移位寄存器形式计算机学院2013.5.6119环形脉冲发生器T4T3T1WET2RDRDWE000QDQQDQQDQ000C1C2C35V2031øQ SDQCLRC4ø 0计算机学院2013.5.6121环形脉冲发生器000000100110111000100110111100110111C4C1C2C3计算机学院2013.5.6125节拍脉冲译码逻辑Ø 设在一个CPU周期中产生四个等间隔的节拍脉冲， 则其译码逻辑可表示为计算机学院2013.5.6126节

30、拍脉冲译码逻辑计算机学院2013.5.6128C4C1C2C3存储器读/写时序译码逻辑Ø 存储器读/写时序信号的译码逻辑表达式：计算机学院2013.5.6130存储器读/写时序与节拍脉冲时序关系计算机学院2013.5.6132启停控制逻辑Ø 计算机上电后，时钟源立即产生一定频率的主时钟输出，但此时系统并不能立即开始工作q 部件在上电后要经过一定的上电复位时间才能脱离初始的不稳定的随机状态q 主时钟输出需要一定的时间达到输出的稳定Ø 只有在复位时间结束以后，才能通过启停控制逻辑控制时序部件发出各种时序控制信号， 产生各机器周期和节拍信号计算机学院2013.5.613

31、3启停控制逻辑的实现方法Ø 使用启停逻辑产生的控制信号作为主时钟输出的门控信号q 启停控制逻辑将机器启动后，主时钟才能启动节拍信号发生器开始工作，顺序产生控制机器正常工作的各种时序信号q 特点：控制简单，但不能对各信号分别控制Ø 将启停逻辑产生的控制信号作为节拍信号发生器的各个输出信号的门控信号q只有通过启停控制逻辑打开各与门后，才能使节拍电位信号直接作用于系统的各部件RDWET1T2T3T4启动停机WET1T2T3T4RDRDWEø计算机学院2013.5.6134启停控制逻辑Ø 启动时一定要从第一个节拍脉冲前沿开始工作Ø 停机时一定要在第四个

32、节拍脉冲结束后关闭时序发生器T1RDT2WET4T3T4T1RDT2T3WEQQDR启 CLRCrT4停机计算机学院2013.5.6136第五章中央处理机微程序制器与微程序设计技术学院137微程序设计技术Ø 1951年由英国剑桥大学的M. V. Wilkes教授提出Wilkes模型q TheBestWaytoDesignanAutomaticCalculatingMachineØ 程序设计技术+存储逻辑Ø 将机器指令分解成基本的微操作序列，用代码表示这些微操作，写成微程序Ø 一条机器指令对应一个微指令序列构成的一段微程序Ø 取出微指令并据此产生

33、微命令，进而实现机器指令要求的信息传送和加工计算机学院2013.5.6138微命令和微操作Ø 一台计算机的硬件可以分为两大部分：q 控制部件：控制器q 执行部件：运算器、存储器、I/O设备等Ø 微命令：控制部件通过控制线向执行部件发出的各种控制命令Ø 微操作：执行部件接受微命令后所进行的最基本操作Ø 微命令是微操作的控制信号，微操作是微命令控制的操作过程Ø 控制部件发出微命令使执行部件执行微操作计算机学院2013.5.6140微指令与微程序Ø 微指令：q 一组实现一定操作功能的微命令的组合q 通常以编码形式存放在控制存储器（控存） 的

34、一个单元中，产生一组控制信号Ø 微程序：q 实现一条机器指令功能的一组微指令组成的序列计算机学院2013.5.6141微指令与微程序Ø 机器语言程序与微程序的关系q 机器语言程序*由机器指令序列构成，存放在主存中*由程序员直接或间接使用，面向计算q 微程序*由微指令构成，存放在控制存储器中*由机器设计者使用，面向机器指令计算机学院2013.5.6142机器语言程序与微程序的关系ADD指令的微程序1求解问题的算法ii+1STA指令的微程序m主存控存计算机学院2013.5.6143ADD R1，R2STAM1模型机的简单运算器数据通路+-ALUMXY多路开关多路开关49756D

35、R8相容性微操作相斥性微操作R1R2R3123计算机学院2013.5.6144微指令格式条件选择LDR1 LDR3 R1 YR2 YR3 YMRDLDIR PC+1P2LDR2 R1 XR2 X DR X+微地址码P1LDDRLDAR顺序控制微操作码（OP）/操作控制计算机学院2013.5.6145·······················12345678919

36、20 21 22 23微程序控制器的组成状态条件指令寄存器IR地址译码微地址寄存器微命令信号控制存储器CM微命令IR=AR+CR寄存器Ø 微指令周期（微周期）：读出并执行一条微指令的时间总和计算机学院2013.5.6146微程序举例：十进制加法指令Ø 功能：用BCD码完成十进制RDPCABUS(I) IBUSIR, PC+1数的加法运算Ø 前提：（隐含寻址）q 加数a已存放在R1寄存器中q 加数b已存放在R2寄存器中q 数6存放在寄存器R3中Ø 算法q ab6q 判断结果有无进位：* Cy1：本应6修正* Cy0：不应6修正，6恢复计算机学院000000

37、00P110011010R1+R2R21001Cy=1R +R R0000223P2Cy=000000001R2R3R22013.5.6148CPU的结构c c c数据通路：CPU内各个寄存器以及系统总线之间的信息传送通路指令执行控制时钟状态反馈操作控制器时序发生器ALUc寄存器组存储器指令译码器ID状态条件寄存器c缓冲寄存器DRc指令寄存器IR输入/输出数据总线DBc程序计数器PCCPUc地址寄存器AR地址总线AB计算机学院2013.5.6149微程序举例：十进制加法指令Ø 功能：用BCD码完成十进制RDPCARABUS DBUSDRIR, PC+10000P1数的加法运算

38、6; 前提：（隐含寻址）q 加数a已存放在R1寄存器中q 加数b已存放在R2寄存器中q 数6存放在寄存器R3中Ø 算法q ab6q 判断结果有无进位：* Cy1：本应6修正* Cy0：不应6修正，6恢复计算机学院000010011010R1+R2R21001Cy=1R +R R0000223P2Cy=000000001R2R3R22013.5.6150微程序举例：十进制加法指令第一条微指令：取指（fetch）微指令十进制加法指令：OP1010RDPCARABUS DBUSDRIR, PC+10000P10000LDR1LDR3R1 YR2 YR3 YMRDLDIRPC+1R1XR2

39、XDR X+P2LDR2LDDR LDARP1微地址码计算机学院2013.5.6152·······················123456789 操作控制 19 20 21 22 23顺序控制0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 11 00 0 0 0微程序举例：十进制加法指令RDPCARABUS DBUSDRIR, PC+10000P

40、10000+ALU-MXY49756DR10101001R1+R2R2800001001Cy=1R2+R3R2P2Cy=0R1R2R3000100002R2R3R213计算机学院2013.5.6153微程序举例：十进制加法指令Ø 第二条微指令10101001R1+R2R2LDR1LDR3R1XYR2R2XYDRR3XY+MRDLDIRPC+1LDDR LDARP2R1LDR2P1微地址码计算机学院2013.5.6154··············

41、·········123456789 10 11 12 13 14 15 16 17 微操作码（OP）/操作控制 18 19 20 21 22 23顺序控制0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 00 01 0 0 1微程序举例：十进制加法指令Ø 第三条微指令1001Cy=1(0000)0000R2+R3R2P2Cy=0(0001)LDR1 LDR3RDLDIR PC+1R1 YR2 YR3 YMLDR2 R1 XR2 X DR X+P1 P2LDDR LDAR微地址码计算机学院2013.5.6155·······················123456789 10 11 12 13 14 15 16 17 微操作码（OP）/操作控制 18 19 20 21 22 23顺序控制0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 00 10 0 0 0微程序举例：十进制加法指令&