课程设计（论文）ad和da转换接口的设计

1、摘要在由DSP芯片组成的信号处理系统中，A/D和D/A转换器是非常重要的器件。输入信号可以是各种各样的形式，可以是语音信号或来自 线的已调制数字信号，也可以是各种传感器输出的模拟信号。这些输入信号首先经过放大和滤波，然后进行A/D转换将模拟信号变换成数字信号，再由DSP芯片对数字信号进行某种形式的处理，如进行一系列的乘加-累加运算。经过处理后的数字信号由D/A转换器变换成模拟信号，之后再进行平滑滤波，得到连续的模拟波形。综上可知信号处理过程A/D和D/A转换器的作用。该文主要介绍常用的A/D、D/A转换器的使用原理，与DSP芯片的接口电路，以及关于A/D、D/A转换器的DSP编程。关键词：TM

2、S320VC5402 TLC320AD50C CCS5000目录1设计概述12 芯片TLC320AD50C的详细介绍32.1 TLC320AD50C概述32.2 TLC320AD50C特点32.3 TLC320AD50C引脚及功能框图介绍53 系统硬件设计73.1 TMS320VC5402系统电路设计73.2 TLC320AD50C与DSP的引脚连接方式94 系统软件设计114.1 AD50的控制时序124.2 程序流程图144.3 部分程序代码145 心得体会17参考文献181设计概述通常，一个典型的DSP系统应包括抗混叠滤波、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤

3、波器等，其组成框图如图1.1所示。在许多应用系统中，为了应用DSP卓越的数字信号处理能力，我们必须先将模拟信号进行数字化（A/D转换），再对采样数据进行相应的算法处理，最后经过数字信号模拟化（D/A转换）后输出。在这些DSP应用系统中的关键问题是怎样十分容易和高效地实现这些转换，因此必然涉及到接口电路的设计。本文介绍一种单片内集成了ADC通道和DAC通道的模拟接口电路TLC320AD50C（以下简称AD50）与TMS320VC5402缓冲串口的接口的设计实现方法，然后，基于这种接口电路的硬件设计，通过软件编程实现信号的采集与回放。 图1.1 典型的DSP数据处理系统框图TMS320VC5402

4、是TI公司生产的从属于TMS320C54x系列的一个工作灵活、高速、具有较高性价比、低功耗的16位定点通用DSP芯片。其主要特点包括：采用改进的哈佛结构，1条程序总线（PB），3条数据总线（CB、DB、EB）和4条地址总线（PAB，CAB，DAB，EAB），带有专用硬件逻辑CPU，片内存储器，片内外围专用的指令集，专用的汇编语言工具等。TMS320VC5402含4K字节的片内ROM和16K字节的双存取RAD50是TI公司生产的一个16位、音频范围（采样频率为2K22.05KHZ）、内含抗混叠滤波器和重构滤波器的模拟接口芯片，它有一个能与许多DSP芯片相连的同步串行通信接口。AD50C片内还包括

5、一个定时器（调整采样率和帧同步延时）和控制器（调整编程放大增益，锁相环PLL，主从模式）。AD50有28脚的塑料SOP封装（带DW后缀）和48脚的塑料扁平封装（带PT后缀），体积较小，适应于便携设备。AD50的工作温度范围是070，单一5V电源供电或5V和3.3V联合供电，工作时的最大功耗为120 mW。DSP（数字信号处理器）具有强大的数字信号处理能力，在其应用系统中，大多由ADC和DAC通道来完成对模拟信号的数字化处理。设计了基于一种集成ADC和DAC于一体的TLC320AD50C模拟接口电路与TMS320VC5402定点DSP接口电路的硬件设计方法，并结合硬件电路实现主从模式下软件的设计

6、。2 芯片TLC320AD50C的详细介绍2.1 TLC320AD50C概述TLC320AD50C使用过采样的-技术提供从数字至模拟 （D/A）和模拟至数字（A/D）的高分辨率低速信号转换。该器件包括两个串行的同步转换通道 （用于各自的数据方向）；在DAC之前有一个插入滤波器（interpolation filter）和ADC之后有一个抽取滤波器（decimation filter）。其它的高级功能有片内时序和控制。-结构在低系统速度和低价格下产生高分辨率的模数和数模转换。该器件的选项和电路结构可通过串行接口进行编程。其选项包括：复位、掉电、通信协议、串行时钟率、信号采样率、增益控制及测试方式

7、等 。TLC320AD50C 的工作温度范围从0 70 。2.2 TLC320AD50C特点l 单5V 电源供电或5V 模拟、3V 数字电源l 工作方式时功耗 （PD ）100mW（最大）l 硬件掉电方式时功耗2.5mWl 通用 16 位信号处理l 2 的补码数据格式l 动态范围91dB（典型）l ADC 总的信号/（噪声+失真）88dB（最小）l DAC 总的信号/（噪声+失真）85dB（最小）l 全部器件为差分结构l 内部基准电压（Vref）l ADC为64倍过采样，而DAC为256倍过采样（内部）l 串行接口l 当二次通信（secondary communication）时ALT DAT

8、A端提供数据监视l 系统测试方式，数字反馈（loopback）测试和模拟反馈测试l 支持各种V.34 采样速率l 支持商业级音响应用l 多种转换速率可选，如MCLK/（128×N）或MCLK（512×N）l 可以配置成主机或从机方式l 可以支持三个从机器件l 输入和输出增益控制一下是一些定义和术语的解释。Data Transfer Interval（数据传送时间间隔），时间间隔是指在此时间内数据从DOUT 传出和向DIN 传入。此间隔为 16 个移位时钟，数据传送由帧同步信号的下降沿启动。Signal Data（信号数据），信号数据包括输入信号通过ADC 通道转换的结果以及

9、通过DAC 通道至模拟输出的返回（数据）。这与纯数字软件控制的数据相反。Primary Communications（首次通信），首次通信是指数字数据传送时间。因为器件是同步的，所以信号数据来自ADC 通道和送至DAC 通道是同时发生的。 Secondary Communications（二次通信），二次通信是指送入 DIN 的数字控制和配置数据传送时间，以及从 DOUT 寄存器读出数据的时间。只有当硬件或软件要求时才产生数据传送时间。 Frame Sync（帧同步），帧同步就是指启动数据传送时间间隔的信号的下降沿。首次帧同步启动首次通信，二次帧同步启动二次通信。 Frame Sync and

10、 Sampling Period（帧同步和采样周期），连续的两个首次帧同步信号下降沿之间的时间。Frame Sync Interval（帧同步时间间隔），16 个移位时钟所占据的时间间隔。在帧同步信号的下降沿之后，帧同步信号在 SCLK 的第 16 个上升沿时变为高电平。 ADC Channel（ADC 通道），从模拟输入到DOUT 端数字转换结果之间的全部信号处理电路。DAC Channel（DAC 通道），在加至DIN 端的数字数据字与OUTP 和OUTM 端可用的差分输出模拟信号之间的所有信号处理电路。2.3 TLC320AD50C引脚及功能框图介绍DW和PT封装的AD50的引脚排列（顶

11、视）如图图2.2 DW封装的TLC320AD50C 的引脚排列图图2.2 PT封装的TLC320AD50C 的引脚排列图TLC320AD50C 的功能方框如图2.1所示。图2.1 TLC320AD50C 功能框图3 系统硬件设计3.1 TMS320VC5402系统电路设计一个完整的DSP系统通常是由DSP芯片和其他相应的外围器件构成。下面以TMS320VC5402芯片为系统核心，设计DSP硬件系统的电路，包括时钟电路、电源电路、复位电路、功能配置引脚连接以及程序存储空间扩展和数据空间扩展电路。时钟电路用来为TMS320VC5402芯片提供时钟电路，由一个内部振荡器和一个锁相环PLL组成，可通过

12、晶振驱动。另外外部中断均上拉高电平，并在个电源接口加去耦电容。图3.1 TMS320VC5402芯片及时钟电路图3.2 功能配置引脚连接电路图3.3 电源电路和复位电路TMS320VC5402的程序存储空间扩展RAM选用IS61LV6416，程序存储空间扩展FLASH选用AT29LV1024，数据存储空间扩展RAM选用IS61LV6416。考虑到上电及复位时，引导的执行以及用户程序要存放到读取速度较快的外部程存RAM中，所以要设计程存空间和数存空间在转换的逻辑电路，即用DSP的XF外部标志输出引脚和非门74HC32来实现引导期间数据总线、地址总线在程存空间和数存空间的切换，具体电路如图3.4所

13、示。图3.4 存储空间扩展电路3.2 TLC320AD50C与DSP的引脚连接方式硬件连接采用AD50C为主控模式（=1），向C5402 的McBSP0 （从设备）提供SCLK（数据移位时钟）和FS（帧同步脉冲帧同步脉冲），并控制数据的传输过程并控制数据的传输过程。 TMS320C5402工作于SPI方式的从机模式，CLKX0和FSX0为输入引脚，在接收数据和发送数据时都是利用外界时钟和移位脉冲。C5402与TLC320AD50C的硬件连接如图3.5所示。图3.5 AD50C与DSP连接方式4 系统软件设计一旦完成了正确的硬件连接，接下来就可以进行软件编程调试了。要完成的工作包括： （1）TM

14、S320VC5402串口的初始化。首先将DSP串口1复位，再对串口1的16个寄存器进行编程，使DSP串口工作在以下状态：以SPI模式运行，每帧一段，每段一个字，每字16位，采样率发生器由DSP内部产生，帧同步脉冲低电平有效，并且帧同步信号和移位时钟信号由外部产生。DSP给AD50C编程用查询方式，接收A/D转换的D信号和发送D/A转换的D信号用DMA方式。（2）AD50初始化。该初始化操作过程包括通过TMS320VC5402的同步串口发送两串16位数字信息到AD50。第一串为0000 0000 0000 0001B，最低有效位(bits0)说明下一个要传输的数据字属于二次通信。第二个数据值用来

15、对AD50的4个数据寄存器的某一个进行配置。Bits1511位为0，Bits108位为所选寄存器地址值，Bits70位为所选中寄存器的编程值。4个用户可编程寄存器的描述如下：R1中包含模拟输入通道选择，硬件、软件编程方式选择；R2进行单机、从机工作和 模式（ 模式内容请参阅参考文献3）选择；R3控制带从机个数选择；R4用来设置模拟信号可编程放大增益和A/D、D/A转换频率。其它两个寄存器R5、R6是厂家留着测试用的，用户不可以对其编程。我们在以下例程中对4个可编程寄存器编程，使AD50C工作在以下状态：选择INP/INM为工作模拟输入，15+1位ADC和15+1位DAC模式，不带从机，采样频率

16、为10.67KHz，模拟信号输入和输出放大增益均为0dB。（3）用户代码的编写。完成音频信号采集与回放代码的编制。本设计给AD50编程用查询方式，接收A/D转换的D信号和发送D/A转换的D信号用DMA方式。4.1 AD50的控制时序AD50C的ADC通道主通信时序图如图4.1所示。图4.1 ADC通道主通信时序图AD50C的ADC通道主通信和次通信时序图如图4.2所示。图4.2 ADC通道主通信和次通信时序图AD50C的DAC信号通道主通信和次通信时序图如图4.3所示。图4.3 DAC信号通道主通信和次通信时序图控制寄存器1位功能表如图4.5所示。另外还有控制寄存器2、3、4的功能表，此处不再

17、一一叙述，他们的映象表如图4.6所示。图4.6 控制寄存器的映象表4.2 程序流程图DSP串行口1初始化DSP中断 控制 设置复位 AD 50C给寄存器2编程开始接受A/D转化数据给寄存器4编程给寄存器3编程给寄存器1编程开始结束图4.5 系统程序流程图4.3 部分程序代码TMS320VC5402中断及串口初始化部分程序如下所示。stm #0002h, 48hstm #0040h, 49h；设置串口1工作在每帧一个字每个字16位模式stm #0006h, 48hstm #0100h, 49h；设置CLKGDV=0，

18、使串口1工作在最大频率stm #0007h, 48hstm #0a000h, 49h；设置CLKSM=1采样率发生器时钟由DSP内部产生stm #000eh，48hstm #0008h，49h；设置FSXP=1，使帧同步脉冲低电平有效stm #0080h，imr；DMA一通道中断使能rsbx  intm；开放所有可屏蔽中断 AD50初始化的部分程序如下所示。ld #0001h，a ；D0=1，请求第二次交流stlm a，43h  ；向TLC320AD50C写数据aa

19、：stm #0001h，48h ldm 49h，aand #0002h，abc aa，aeq  ；数据是否被TLC320AD50C接收ld #0180h，a ；给TLC320AD50C的寄存器1编程，使其复位stlm a，43hbb：stm #0001h，48hldm 49h，aand #0002h，abc bb，aeq  ；编程数据是否被TLC320AD50C接收stm #0100h，a ； AD50C脱离复位设置

20、寄存器1使INP、INM为输入stm #0200h，a ；设置TLC320AD50C寄存器2，使 模式无效stm #0460h，a ；设置TLC320AD50C寄存器4，使采样频率为10.667KHzstm #0300h，a ；设置TLC320AD50C寄存器3，使带0个从机DMA1通道初始化的部分程序如下所示。stm #05h， 55h ；选择DMA1通道stm #0041h，56h ；设置串口1接收端为DMA事件的源地址stm #027fh，56h ；设置DMA事件的目的地址stm #3000h，56h ；设置直接传