基于FPGA的滤波器设计

1、目 录摘 要.1第 1 章 系统设计 .21.1 离散傅里叶变换 DFT .21.2 快速傅里叶变换 FFT.2第 2 章 硬件设计 .62.1 设计程序流程图 .62.2TMS320C6000 芯片及参数设置 .6第 3 章章 软件设计 .83.1 N 的参数设置.83.2 CMD 源文件代码：.8第 4 章 实验结果 .134.1 在 CCS 环境下加载、调试源程序 .134.2 实验结果.174.3 实验结果分析.18总结 .19参考文献 .19摘 要本次课程设计主要运用CCS这一工具实现快速傅里叶变换（FFT）。CCS(Code Composer Studio)是一种针对TM320系列

2、DSP的集成开发环境，在Windows操作系统下，采用图形接口界面，提供环境配置、源文件编辑、程序调试、跟踪和分析等工具，可以帮助用户在一个软件环境下完成编辑、编译、链接、调试和数据分析等工作。CCS有两种工作模式，即软件仿真器和硬件在线编程。软件仿真器工作模式可以脱离DSP芯片，在PC上模拟DSP的指令集和工作机制，主要用于前期算法实现和调试。硬件在线编程可以实时运行在DSP芯片上，与硬件开发板相结合进行在线编程和调试应用程序。关键词：CCS ; 快速傅里叶变换（FFT）;第 1 章 系统设计快速傅里叶变换FFT快速傅里叶变换（FFT）是一种高效实现离散傅里叶变换（DFT）的快速算法，是数字

3、信号处理中最为重要的工具之一，它在声学，语音，电信和信号处理等领域有着广泛的应用。1.1 离散傅里叶变换 DFT对于长度为N的有限长序列x(n)，它的离散傅里叶变换（DFT）为 1, 1 , 0,)()(10NkWnxkXnnnkN （1） 式中,NjNeW/2 ,称为旋转因子或蝶形因子。 从DFT的定义可以看出，在x(n)为复数序列的情况下，对某个k值，直接按（1）式计算X(k) 只需要N次复数乘法和（N-1）次复数加法。因此，对所有N个k值，共需要N2次复数乘法和N(N-1)次复数加法。对于一些相当大有N值（如1024点）来说，直接计算它的DFT所需要的计算量是很大的，因此DFT运算的应用

4、受到了很大的限制。1.2快速傅里叶变换 FFT旋转因子WN 有如下的特性。对称性： 2/NkNkNWW 周期性：NkNkNWW利用这些特性，既可以使DFT中有些项合并，减少了乘法积项，又可以将长序列的DFT分解成几个短序列的DFT。FFT就是利用了旋转因子的对称性和周期性来减少运算量的。FFT的算法是将长序列的DFT分解成短序列的DFT。例如：N为偶数时，先将N点的DFT分解为两个N/2点的DFT，使复数乘法减少一半：再将每个N/2点的DFT分解成N/4点的DFT，使复数乘又减少一半，继续进行分解可以大大减少计算量。最小变换的点数称为基数，对于基数为2的FFT算法，它的最小变换是2点DFT。一

5、般而言，FFT算法分为按时间抽取的FFT（DIT FFT）和按频率抽取的FFT（DIF FFT）两大类。DIT FFT算法是在时域内将每一级输入序列依次按奇偶分成2个短序列进行计算。而DIF FFT算法是在频域内将每一级输入序列依次奇偶分成2个短序列进行计算。两者的区别是旋转因子出现的位置不同，得算法是一样的。在DIF FFT算法中，旋转因子kNW出现在输入端，而在DIF FFT算法中它出现在输入端。假定序列x(n)的点数N是2的幂，按照DIF FFT算法可将其分为偶序列和奇序列。偶序列：12/, 1 , 0),2(2),-(N(4),(2),(0),1Nrrxxxxxx即 奇序列:12/,

6、1 , 0),12(1),-(N(5),(3),(1),2Nrrxxxxxx即则x(n)的DFT表示为 )2()()() 12()2()()()(12/02212/02112/0)12(12/021010NrrkNkNNrrkNNrkrNNrrkNNnnkNNnnkNWrxWWrxWrxWrxnnWnxWnxkX为奇数为偶数由于 2/)2/(22)/2(2NNjNjNWeeW ，则（3）式可表示为 ) 3(12/, 1 , 0)()()()()(2112/02/212/02/1NkkXWkXWrxWWrxkXkNNrrkNkNNrrkN式中，)(1kX和)(2kX分别为)(1nx和)(2nx的

7、N/2的DFT。由于对称性， ,2/KNNkNWW则)()()2/(21kXWkXNkXkN。因此，N 点)(kX可分为两部分：前半部分： 12/, 1 , 0)()()(21NkkXWkXkXkN （4） 后半部分： 12/, 1 , 0)()()2/(21NkkXWkXNkXkN （5） 从式（4）和式（5）可以看出，只要求出0N/2-1区间)(1kX和)(2kX的值，就可求出0N-1区间)(kX的N点值。以同样的方式进行抽取，可以求得N/4点的DFT，重复抽取过程，就可以使N点的DFT用上组2点的 DFT来计算，这样就可以大减少运算量。基2 DIF FFT的蝶形运算如图(a)所示。设蝶形

8、输入为)(1pxm和)(1qxm，输出为)(pxm和)(qxm，则有kNmmmWqxpxpx)()()(11 （6） kNmmmWqxpxqx)()()(11 （7） 在基数为2的FFT中，设N=2M，共有M级运算，每级有N/2个2点FFT蝶形运算，因此，N点FFT总共有NN2log) 2/(个蝶形运算。)(1qxm )(pxm )(1qxm )(qxm -1 图 1.1 基 2 DIF FFT 的蝶形运算例如：基数为2的FFT，当N=8时，共需要3级，12个基2 DIT FFT的蝶形运算。其信号流程如图(b)所示。 图 1.2 8 点基 2 DIF FFT 蝶形运算从图(b)可以看出，输入是

9、经过比特反转的倒位序列，称为位码倒置，其排列顺序为) 7 (),3 (),5 (),1 (),6 (),2 (),4 (),0 (xxxxxxxx。输出是按自然顺序排列，其顺序为) 7 (),6 (,),1 (),0 (xxxx。第 2 章 硬件设计2.1 设计程序流程图图 2.1 设计程序流程图2.2 TMS320C6000 芯片及参数设置TMS320C6000系列DSP是TI公司推向市场的高性能DSP，综合了目前性价比高、功耗低等优点。TMS320C64系列提高了时钟频率，在体系结构上采用了VelociTI甚长指令集VLIW(Very Long Instruction Word)结构5，芯

10、片内有8个独立功能单元的内核，每个周期可以并行执行8条32bit指令，最大峰值速度为4800MIPS，2组共64个32bit通用寄存器，32bit寻址范围，支持8/16/32/40 bit的数据访问，芯片内集成大容量SRAM，最大可达8Mb。由于出色的运算能力、高效的指令集、大范围的寻址能力，使其特别适用于无线基站、测试仪表等对运算能力和存储量要求高的应用场合。本系统主要由4部分组成： DSP、FPGA、正交数字上变频器（Quadrature Digital Upconverter）、正交数字下变频器（Quadrature Digital Downconverter） 。系统硬件结构如图2.2

11、所示。图中，D表示数据总线，A表示地址总线，C表示控制总线， L表示链路口数据线， 字母后面的数字表示总线的位数。50 MHz晶振为两片DSP及FPGA提供时钟信号，32.768 MHz高稳定度晶振为AD9857和AD6654提供高质量的时钟信号。复位芯片MAX6708控制DSP、FPGA、AD9857、AD6654和ST16C550的复位。DSP完成FFT/IFFT变换。系统所使用的DSP2是ADI公司的Tiger sharc TS101。该DSP具有以下特性： 最高工作频率为300 MHz，3.3 ns指令周期；6 MB片内SRAM；2个计算模块，每个模块都有1个ALU、1 个乘法器、1个

12、移位寄存器和1个寄存器组；2个整型ALU，用来提供寻址和指针操作；14个DMA控制器；1149.1 IEEE JTAG口。该DSP最大的特点是： 进行256点的复数FFT变换，仅需3.67 s图 2.2 DSP 硬件结构图第 3 章 软件设计3.1 N 的参数设置进行N点FFT运算，分别实现N=256,N=512得到不同的功率谱图源程序：3.2 CMD 源文件代码：-f 0-w-stack 500-sysstack 500-l rts55.libMEMORY DARAM: o=0 x100, l=0 x7f00 VECT:o=0 x8000, l=0 x100 DARAM2:o=0 x8100

13、,l=0 x7f00 SARAM: o=0 x10000,l=0 x30000 SDRAM:o=0 x40000,l=0 x3e0000 SECTIONS .text: DARAM .vectors: VECT .trcinit:DARAM .gblinit:DARAM .frt:DARAM .cinit:DARAM .pinit:DARAM .sysinit:DARAM2 .far:DARAM2 .const:DARAM2 .switch:DARAM2 .sysmem:DARAM2 .cio:DARAM2 .MEM$obj:DARAM2 .sysheap:DARAM2 .sysstack:D

14、ARAM2 .stack:DARAM2 .input:DARAM2 .fftcode:DARAM2 3.3 C 文件源码：#include math.h#define sample_1 256#define signal_1_f 60#define signal_2_f 200#define signal_sample_f 512#define pi 3.1415926int inputsample_1;float fwaversample_1,fwaveisample_1,wsample_1;float sin_tabsample_1;float cos_tabsample_1;void i

15、nit_fft_tab();void input_data();void fft(float datarsample_1,float dataisample_1);void main() int i; init_fft_tab(); input_data(); for (i=0;isample_1;i+) fwaveri=inputi; fwaveii=0.0f; wi=0.0f;fft(fwaver,fwavei);while(1); void init_fft_tab() float wt1; float wt2; int i; for (i=0;isample_1;i+) wt1=2*p

16、i*i*signal_1_f; wt1=wt1/signal_sample_f; wt2=2*pi*i*signal_2_f; wt2=wt2/signal_sample_f; inputi=(cos(wt1)+cos(wt2)/2*32768; void input_data() int i;for(i=0;isample_1;i+) sin_tabi=sin(2*pi*i/sample_1); cos_tabi=cos(2*pi*i/sample_1); void fft(float datarsample_1,float dataisample_1) int x0,x1,x2,x3,x4

17、,x5,x6,x7,xx; int i,j,k,b,p,L; float TR,TI,temp; for(i=0;isample_1;i+) x0=x1=x2=x3=x4=x5=x6=0; x0=i&0 x01;x1=(i/2)&0 x01;x2=(i/4)&0 x01;x3=(i/8)&0 x01; x4=(i/16)&0 x01;x5=(i/32)&0 x01;x6=(i/64)&0 x01;x7=(i/128)&0 x01; xx=x0*128+x1*64+x2*32+x3*16+x4*8+x5*4+x6*2+x7; dat

18、aixx=datari; for(i=0;isample_1;i+) datari=dataii;dataii=0; for(L=1;L0) b=b*2;i-; for(j=0;j0) p=p*2;i-; p=p*j; for(k=j;k256;k=k+2*b) TR=datark;TI=dataik;temp=datark+b; datark=datark+datark+b*cos_tabp+dataik+b*sin_tabp; dataik=dataik-datark+b*sin_tabp+dataik+b*cos_tabp; datark+b=TR-datark+b*cos_tabp-d

19、ataik+b*sin_tabp; dataik+b=TI+temp*sin_tabp-dataik+b*cos_tabp; for(i=0;isample_1/2;i+)wi=sqrt(datari*datari+dataii*dataii);第 4 章 实验结果4.1 在 CCS 环境下加载、调试源程序（1）起动CCS，在CCS中建立一个工程文件projectnewFFT,往工程文件里添加程序filenewsourcefile.建立C源文件和一个命令文件，并将这两个文件添加到工程，再编译并装载程序：阅读Dsp原理及应用中fft 用dsp实现的有关程序。双击，启动CCS的仿真平台的配着选项。

20、选择C5510 Simulator。Add加到my system ,按下save 图 4.1 选择 my system（2）启动ccs2后建立工程文件FFT.pjt图 4.2 建立工程文件 FFT.pjt（3）建立源文件FFT.c与链接文件FFT.cmd图 4.3 建立源文件与链接文件（4）将这两个文件加到FFT.pjt这个工程中。 图 4.4 将源文件与链接文件加到工程中（5）创建out文件图 4.5 创建 out 文件（6）加载out文件图 4.6 加载 out 文件（7）加载数据 图 4.7 数据加载 (8)通过graph property dialog窗口，改变N点的值，得到不同的结果。4.2 实验结果4.2.1 作图得到输入信号的功率图谱图 4.8 输入信号的功率图