3篇2章习题解答

1、第三篇 第2章习题题 所示电路中，D1、D2为硅二极管，导通压降为0.7V。（1）B端接地，A接5V时，VO等于多少伏？（2）B端接10V，A接5V时，VO等于多少伏？（3）B端悬空，A接5V，VO等于多少伏？（4）A接10k电阻，B悬空，VO端电压等于多少伏？题图解：该题在各种输入电压下，主要决定二极管导电还是不导电，然后决定输出电压，请见表。输 入二极管工作情况输出电压ABD1D2VO5V0V截止导电07V5V10V导电截止57V5V悬空导电截止57V10K悬空导电截止535V在题3.2.1的电路中，若在A、B端加如题图所示波形，试画出VO端对应的波形，并标明相应的电平值。题图解：根据电路

2、图，电路是一个“与”逻辑功能，当加上二极管导电后的压降，则输出高电平为5.7V，输出低电平时为0.7V电压。所以波形图如图所示： 试写出题图所示逻辑电路的输出函数Y1及Y2表达式, 并画出相应的逻辑图形符号。题图解：这是一个射极耦合逻辑门电路（ECL），T1和T2的集电极和A、B间是或非逻辑关系，T3集电极和A、B间构成或逻辑关系，而T4和T5是射极输出，所以：Y1输出是或逻辑关系，Y2是或非逻辑关系。，其逻辑符号为： 题3.2.4 已知TTL反相器的电压参数为VOFF=0.8V，VOH=3V，VTH=1.4V，VON=1.8V，VIL=03V，VCC=5V，试计算其高电平输入信号噪声容限VN

3、H和低电平输入信号噪声容限VNL。解：低电平输入信号噪声容限： 高电平输入噪声容限： 题 TTL门电路如题图所示，已知门电路参数IIH/IIL=25A /1.5mA，IOH/IOL=-500A/12mA。（1）求门电路的扇出系数NO；（2）若电路中的扇入系数NI为4，则扇出系数NO又应为多少？题图解：（1）低电平输出扇出系数： 高电平输出扇出系数： 扇出系数为N0=4（个门）（2）如果门的扇入为4，则低电平和高电平扇出分别为2和5个同类门。扇出系数为N0=2（个门）题 TTL门电路如题图所示。已知门的参数VOH/VOL=3.6V/0.1V，VIHmin/VILmax=2.8V/0.4V，IIH

4、/IIL=20uA/-10mA。为了实现图示的逻辑关系，试确定电阻R取值范围。题图解：这是一个门与门之间的驱动问题，前一级门的输出高电平必须大于后级输入高电平最小值，前级 的输出低电平必须低于后级门的输入低电平最大值，因此：；而前级门的输出电流应该满足后级门的灌拉电流要求。题 TTL 门电路如题图所示，已知门的参数VOH/VOL=3.6V/0.1V，VIHmin/VILmax=2.8V/0.4V，IIH/IIL=40uA/-10mA，IOH/IOL=-500A/12mA。为了实现图示逻辑关系，试确定电阻R取值范围。题图解：因为电路是直接连接到下一级，所以前级的输出电平符合后级的要求，只要考虑前

5、级的输出电流保证能驱动后级即行。当拉电流负载时，电阻R上只允许流过电流所以电阻应小于：；而灌电流负载时可以不考虑。题 与非门组成如题图所示电路。输入为方波。（1）若不考虑门的平均传输时间，试画出输出VO的波形。（2）若门的平均传输时间为tpd，且相等，试画出输出VO和VO的波形。题图解：（1）不计平均传输延迟时间时的波形：VItVIV0tVIV0tVI(2) 当考虑门的传输延时的波形：题 试对题图3.2.9所示两种TTL门电路，画出它们在所示A、B、C等输入信号作用下的输出波形。 题图解：第一个图是一个与门电路，第二个电路是一个三态输出的异或非门电路，电路中用箭头表示输入电平极性，低电平输入，

6、低电平输出。 题 题图是两个用74系列门电路驱动发光二极管的电路，要求VI=VIH或VI=VIL时发光二极管D导通并发光 。已知发光二极管的导通电流为10mA，试问应选用(a)、(b)中的哪一个电路？请说明理由。 （a） （b）题图解：从原理上讲，二种驱动电路都可以，但是从门电路的拉电流和灌电流能力讲，因拉电流能力弱，门电路提供不出10mA电流，灌电流能力强，所以应该是(a)电流驱动。题 在题图所示由两反相器输出端相接构成的逻辑电器中，若它们的输入A、B是相互交替地为逻辑1、0，并驱动管子为为饱和导电，则晶体管T1、T2的集电极电流将是：A0；BVCC/RC；C2VCC/RC；DVCC/2RC

7、。题图解：其交替输入高低电平下，T1和T2将轮流饱和导电，所以集电极电流近似为：C2VCC/RC题 写出题图所示门电路的输出表达式Y，并画出相应的逻辑符号。题图解：电路为4只管子并联使用，所以，该电路实现的是一个4变量的或非逻辑功能。即：题 写出题图所示逻辑门电路的输出表达式F，并画出相应的逻辑符号。题图解：电路是二个TTL与非门的并联，其中的A、B、C实现与扩展，所以电路是一个与-或非功能电路。输出逻辑关系为： 题 已知TTL缓冲器7404（集电极开路门（OC门）的参数如下：VOH=3.0V（max），VIH=2.0V；VOL=0.4V，VIL=0.8V；IOH=250mA，IIH=40mA

8、；IOL=40mA，IIL=1.6mA若将7个这样的OC门输出相连后，再去驱动7个标准的TTL门（74系列），试决定OC门的电源电压VCC，及外接集电极电阻RC。解：这是OC门驱动TTL门电路的问题。7个OC门连接后的输出电流能力如下：IOHmax=7(-0.25)=-1.75mA,IOLmax=740=280mA； 则OC门输出高电平时， 题图所示电路为一信息传输的总线系统，任何时刻它只能允许有一个门驱动总线，试计算该系统最大可能连接的驱动门数目N。设三态门输出高阻时的漏电流为40mA，正常工作时IOH=5.2mA，IIH=40mA。题图题 现有5个集电极开路的TTL门构成的“线与”输出系统

9、，并带有同类门6个作负载，如题图所示。已知VOH=2.4V，VOL=0.4V，IOH=250mA，IOL=16mA，IIH=40mA，IIL=1.6mA，VCC=5V试选择合适的电阻RC值题图题 对题图所示标准TTL与非门，若B端分别接电压0V、0.2V、3.6V及5V，试问A输入端上电压表的读数各为多少？将结果填入表中。题图解：当B端连接+5V和+3.6V的时候，电压表量到的电压近似为1.4V；当B连到+0。2V和0V时，测到的分别是+0。2V和0V电压。题 题图所示为两种门电路的电压传输特性，是在相同电源电压下（+5V）测得的，由此可看出实线为什么门电路；而虚线则又为什么门电路？题图解：实

10、线是CMOS门电路，虚线是TTL集成逻辑运门电路。题 试写出题图所示CMOS逻辑电路的输出（P，F）表达式，输入变量为A、B、C，并画出相应的逻辑符号。题图解：因CMOS门电路中的NMOS和PMOS是成对出现的特点，所以下列几点的逻辑关系分别是：， 题 试写出题图所示CMOS逻辑电路的输出（P、Q）表达式，输入变量为A、B、C、D及E；并画出相应逻辑符号题图解：因为CMOS中的PMOS和NMOS管总是成对出现的，而P和Q经传输门门控制，所以有表达式； 题3.2.21 对于题图3.2.21所示逻辑电路，当用TTL器件构成时，其输出逻辑关系为 ；当用CMOS器件构成时，输出YC =_1_题图3.2

11、.21题3.2.22 试分析题图3.2.22 (a) 、(b)所示电路的逻辑功能。写出Y、Y2的逻辑表达式。图中的门电路均为CMOS门电路，这种连接方式能否用于TTL门电路？题图3.2.22解：根据电路有Y1和Y2表达式： 这是一种“与”和“或”输入端的扩展电路。这种连接不适用TTL电路，因为对（a）电路讲，输出高电平会下降一个二极管的压降。对（b）电路讲使输出低电平升高了一个二极管的压降。题3.2.23 门电路组成的逻辑电路如题图3.2.23所示，请写出F1、F2的逻辑表达式。当输入图示信号波形时，画出F1、F2端的输出波形。题图3.2.23解：写方程时应该注意三态门的控制关系。 其F1和F2的波形为：题3.2.24 CMOS 器件4007的内部电路和引出端如题图3.2.24所示，请用4007电路接成：（1）3个反相器；（2）一个3输入端的或非门；（3）一个3输入端的与非门；（4）传输门。题图3.2.24解：接成CMOS反相器、三输入或非门、三输入与非门和传输门分别