ATC单片机系统扩展

1、第7章 AT89C51单片机系统扩展U 难点· 存储器扩展的编址技术 · 系统总线的构成 · 程序存储器、数据存储器的扩展 要求   掌握：· 存储器扩展的编址技术 · 系统总线的扩展形成 · 扩展存储器与单片机的应用连接 了解： · 存储器的分类 · 存储器的性能指标 · 访问外部程序、数据存储器的时序过程 7.1 存储器系统基本知识7.2 系统扩展概述7.2 访问外部程序、数据存储器的时序7.3 存储器扩展的编址技术7.4 程序存储器（EPROM）的扩展7.5 数据存储器的扩展7.1 存储器

2、系统基本知识7.1.1存储器的分类按照存储介质不同，可以将存储器分为半导体存储器、磁存储器、激光存储器。这里我们只讨论构成内存的半导体存储器。按照存储器的存取功能不同，半导体存储器可分为只读存储器（Read Only Memory 简称ROM）和随机存储器（Random Access Memory 简称RAM）1.         只读存储器（ROM） ROM的特点是把信息写入存储器以后，能长期保存，不会因电源断电而丢失信息。计算机在运行过程中，只能读出只读存储器中的信息，不能再写入信息。一般地，只读存储器用来存放

3、固定的程序和数据，如微机的监控程序、汇编程序、用户程序、数据表格等。根据编程方式的不同，ROM共分为以下5种： (1)掩模工艺ROM 这种ROM是芯片制造厂根据ROM要存贮的信息，设计固定的半导体掩模版进行生产的。一旦制出成品之后，其存贮的信息即可读出使用，但不能改变。这种ROM常用于批量生产，生产成本比较低。微型机中一些固定不变的程序或数据常采用这种ROM存贮。 (2)可一次性编程ROM（PROM） 为了使用户能够根据自己的需要来写ROM，厂家生产了一种PROM。允许用户对其进行一次编程写入数据或程序。一旦编程之后，信息就永久性地固定下来。用户可以读出和使用，但再也无法改变其内容。 (3)紫

4、外线擦除可改写ROM（EPROM） 可改写ROM芯片的内容也由用户写入，但允许反复擦除重新写入。EPROM是用电信号编程而用紫外线擦除的只读存储器芯片。在芯片外壳上方的中央有一个圆形窗口，通过这个窗口照射紫外线就可以擦除原有的信息。由于阳光中有紫外线的成分，所以程序写好后要用不透明的标签封窗口，以避免因阳光照射而破坏程序。EPROM的典型芯片是Intel公司的27系列产品，按存储容量不同有多种型号，例如2716（2KB´8）、2732（4KB´8）、2764（8KB´8）、27128（16KB´8）、27256（32KB´8）等，型号名称后的数

5、字表示其存储容量。 (4)电擦除可改写ROM（EEPROM或E2PROM） 这是一种用电信号编程也用电信号擦除的ROM芯片，它可以通过读写操作进行逐个存储单元读出和写入，且读写操作与RAM存储器几乎没有什么差别，所不同的只是写入速度慢一些。但断电后却能保存信息。典型E2PROM芯片有28C16、28C17、2817A等。 (5)快擦写ROM（flash ROM） E2PROM虽然具有既可读又可写的特点，但写入的速度较慢，使用起来不太方便。而flash ROM是在EPROM和E2PROM的基础上发展起来的一种只读存储器，读写速度都很快，存取时间可达70ns，存储容量可达16MB128MB。这种芯

6、片可改写次数可从1万次到100万次。典型flash ROM芯片有28F256、28F516、AT89等。 2. 随机存储器RAM（也叫读写存储器） 读写存储器RAM按其制造工艺又可以分为双极型RAM和金属氧化物RAM。 (1) 双极型RAM 双极型RAM的主要特点是存取时间短，通常为几到几十纳秒（ns）。与下面提到的MOS型RAM相比，其集成度低、功耗大，而且价格也较高。因此，双极型RAM主要用于要求存取时间短的微型计算机中。 (2) 金属氧化物（MOS）RAM 用MOS器件构成的RAM又分为静态读写存储器（SRAM）和动态读写存储器（DRAM）。 j静态RAM（SRAM） 静态RAM的基本存

7、储单元是MOS双稳态触发器。一个触发器可以存储一个二进制信息。静态RAM的主要特点是，其存取时间为几十到几百纳秒（ns），集成度比较高。目前经常使用的静态存储器每片的容量为几KB到几十KB。SRAM的功耗比双极型RAM低，价格也比较便宜。 k动态RAM（DRAM）动态RAM的存取速度与SRAM的存取速度差不多。其最大的特点是集成度特别高。其功耗比SRAM低，价格也比SRAM便宜。DRAM在使用中需特别注意的是，它是靠芯片内部的电容来存贮信息的。由于存贮在电容上的信息总是要泄漏的，所以，每隔2ms到4ms，DRAM要求对其存贮的信息刷新一次。 l集成RAM（i RAM） 集成RAMIntegra

8、ted RAM，缩写为i RAM，这是一种带刷新逻辑电路的DRAM。由于它自带刷新逻辑，因而简化与微处理器的连接电路，使用它和使用SRAM一样方便。 m非易失性RAM（NVRAM） 非易失性RAMNon-Volatile RAM，缩写为NVRAM，其存储体由SRAM和EEPROM两部分组合而成。正常读写时，SRAM工作；当要保存信息时（如电源掉电），控制电路将SRAM的内容复制到EEPROM中保存。存入EEPROM中的信息又能够恢复到SRAM中。 NVRAM既能随机存取，又具有非易失性，适合用于需要掉电保护的场合。 7.1.2存储器的主要性能指标1.   存贮容量 不同的存

9、储器芯片，其容量不一样。通常用某一芯片有多少个存贮单元，每个存贮单元存贮若干位来表示。例如，静态RAM6264的容量为8KB´8bit，即它有8K个单元（1K1024），每个单元存贮8位（一个字节）数据。 2.   存取时间 存取时间即存取芯片中某一个单元的数据所需要的时间。在计算机工作时，CPU在读写RAM时，它所提供的读写时间必须比RAM芯片所需要的存取时间长。如果不能满足这一点，微型机则无法正常工作。 3.   可靠性 微型计算机要正确地运行，必然要求存储器系统具有很高的可靠性。内存的任何错误就足以使计算机无法工作。而

10、存储器的可靠性直接与构成它的芯片有关。目前所用的半导体存储器芯片的平均故障间隔时间（MTBF）大概是（5´1061´108）小时左右。 4.   功耗 使用功耗低的存储器芯片构成存储器系统，不仅可以减少对电源容量的要求，而且还可以提高存贮系统的可靠性。7.2 访问外部程序、数据存储器的时序 单片机通过外部三总线来访问外部存储器，其过程可用CPU操作时序来说明。7.2.1访问外部程序存储器时序控制信号有ALE和 ，P0与P2口用作16位地址线，P0口作8位数据线(传送指令代码)。操作时序如图7.2所示，其操作过程如下。(1) 在S1P2时刻产生A

11、LE信号。 (2) 由P0、P2口送出16位地址，由于P0口送出的低8位地址只保持到S2P2，所以要利用ALE的下降沿信号将P0口送出的低8位地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个读指令的过程中都有效，因此不需要对其进行锁存。从S2P2起，ALE信号失效。 (3) 从S3P1开始， 开始有效，对外部程序存储器进行读操作，将选中的单元中的指令代码从P0口读入，S4P2时刻， 失效。(4) 从S4P2后开始第二次读入，过程与第一次相似。图7.2 MCS-51系列单片机访问外部程序存储器的时序图 7.2.2访问外部数据存储器时序对外部数据存储器的访问是通过执行MOVX指令来实现的

12、，MOVX指令是一种单字节双周期指令，从取指到执行需要2个机器周期的时间。访问外部数据存储器的时序，分为读时序和写时序两种。控制信号用到ALE、 、 ，P0、P2口作16位地址线，P0口作8位数据线。读和写两种操作过程是基本相同的，惟一的不同之处是，读时序用到的是 信号，写时序用到的是 信号。下面以读时序为例进行介绍，其相应的操作时序如图7.3所示。图7.3 MCS-51系列单片机访问外部数据存储器的时序图      访问外部数据存储器的操作过程如下： (1) 从第1次ALE有效到第2次ALE开始有效期间，P0口送出外部ROM单元的低8位地址，P2口送出

13、外部ROM单元的高8位地址，并在 有效期间，读入外部ROM单元中的指令代码。 (2) 在第2次ALE有效后，P0口送出外部RAM单元的低8位地址，P2口送出外部RAM单元高8位地址。 (3) 在第2个机器周期，第1次ALE信号不再出现，此时 也失效，并在第2个机器周期的S1P1时， 信号开始有效，从P0口读入选中RAM单元中的内容。7.3 存储器扩展的编址技术进行存储器扩展时，可供使用的编址方法有两种，即：线选法和译码法。7.3.1线选法所谓线选法，就是直接以系统的地址作为存储芯片的片选信号，为此只需把高位地址线与存储芯片的片选信号直接连接即可。特点是简单明了，不需增加另外电路。缺点是存储空间

14、不连续。适用于小规模单片机系统的存储器扩展。【例5-1】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用线选法进行扩展。    扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0A10共11根地址线和片选信号与CPU的连接如表5-1所示。表5-1 80C51与存储器的线路连接 80C51存储器 P0口经锁存器锁存形成A0A7 与A0A7相连 P2.0、P2.1、P2.2 与A8A10相连 P0口 与D0D7相连 P2.3 与存储器1的片选信号 相连 P2.4 与存储器2的片选信号 相连 P2.5 与存储器3的片选信号 相连 P2.

15、6 与存储器3的片选信号 相连     扩展存储器的硬件连接如图7.4所示。图7.4 线选法连线图 这样得到四个芯片的地址分配如表5-2所示 表5-2所示 线选方式地址分配表   A15 A14 A13 A12 A11 A10 . A0 地址范围 芯片1 0 0 1 1 1 1 1 1 0 0 0 . 0 1 . 1 7000H-77FFH 芯片2 0 0 1 1 1 1 0 0 1 1 0           . 0 1   

16、;        . 1 6800H-6FFFH 芯片3 0 0 1 1 0 0 1 1 1 1 0           . 0 1           . 1 5800H-5FFFH 芯片4 0 0 0 0 1 1 1 1 1 1 0        

17、;   . 0 1           . 1 3800H3FFFH 7.3.2译码法所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片选信号。这是一种最常用的存储器编址方法，能有效地利用空间，特点是存储空间连续，适用于大容量多芯片存储器扩展。常用的译码芯片有：74LS139（双24译码器）和74LS138（38译码器）等，它们的CMOS型芯片分别是74HC139和74HC138。l     

18、60;   74LS139译码器74LS139是24译码器，即对2个输入信号进行译码，得到4个输出状态。其中：  为使能端，低电平有效。A、B为选择端，即译码信号输入。 为译码输出信号，低电平有效。74LS139的真值表如表5-3所示。表5-374LS139真值表 输 入 端 输 出 端 使能 选择 G B A 1 0 0 0 0 × 0 0 1 1 × 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 l        

19、; 74LS138译码器74LS138是38译码器，即对3个输入信号进行译码，得到8个输出状态。其中：G1、 、 为使能端，用于引入控制信号。 、 低电平有效，G1高电平有效。                    图7.5 译码器管脚图                

20、    74LS138的真值表如表5-4所示。输入端 输出端 使能 选择 G1 G2A G2B C B A 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 有一不满足条件

21、 × × × 1 1 1 1 1 1 1 1   【例5-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用译码法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0A10共11根地址线和片选信号与CPU的连接如表5-5所示。                  表5-5 80C51与存储器的线路连接80C51存储器 P0口经锁存器锁存形成A0A

22、7 与A0A7相连 P2.0、P2.1、P2.2 与A8A10相连 P0口 与D0D7相连 P2.4 P2.3 译码输出与存储器的片选信号连接 0 0 与存储器1的片选信号 相连 0 1 与存储器2的片选信号 相连 1 0 与存储器3的片选信号 相连 1 1 与存储器4的片选信号 相连 P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图7.7所示。            图7.7 采用译码器扩展8KB

23、存储器连线图这样得到四个芯片的地址分配如表5-6所示。表5-6 译码方式地址分配表   P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 . P0 地址范围 芯片1 0 0 0 0 0 0 0 0 0 0 0 . 0 1 . 1 0000H-07FFH 芯片2 0 0 0 0 0 0 0 0 1 1 0 . 0 1 . 1 0800H-0FFFH 芯片3 0 0 0 0 0 0 1 1 0 0 0 . 0 1 . 1 1000H-17FFH 芯片4 0 0 0 0 0 0 1 1 1 1 0 . 0 1 . 1 1800H1FFFH 7.4 程序存储器（EPROM）的扩展单

24、片机在原理设计上程序存储器和数据存储器的地址空间是相互独立的，而且程序存储器一般采用EPROM芯片，最大可扩展到64KB字节。7.7.1 程序存储器扩展使用的典型芯片     以2764作为单片机程序存储器扩展的典型芯片为例进行说明。1 2764的引线 2764是一块8K×8bit的EPROM芯片，其管脚图如图7.8所示·A12A0¾¾13位地址信号输入线，说明芯片的容量为8K213个单元。·D7D0 ¾¾8位数据，表明芯片的每个存贮单元存放一个字节（8位二进制数）。· 为输

25、入信号。当它有效低电平时，能选中该芯片，故 又称为选片信号。· 为输出允许信号。当 为低电平时，芯片中的数据可由D7D0输出。· 为编程脉冲输入端。当对EPROM编程时，由此加入编程脉冲。读时 为高电平。图7.8 EPROM2764管脚图 图7.9 SRAM6264管脚图2 2764的连接使用  ·地址线的连接存储器高5位地址线A8A12«直接和P2口（P2.0P2.4）一一相连。存储器低8位地址线A7A0«由P0口经过地址锁存器锁存得到的地址信号一一相连。由于P0口是地址和数据分时复用的通道口，所以为了把地址信息分离出来保存，为外接

26、存储器提供低8位地址信息，一般须外加地址锁存器，并由CPU发出地址允许锁存信息ALE的下降沿将地址信息锁存入地址锁存器中。单片机的P2口用作高位地址线及片选地址线，由于P2口输出具有锁存功能，故不必外加地址锁存器。·数据线的连接存储器的8位数据线«和P0口（P0.0P0.7）直接一一相连。·控制线的连接系统扩展时常用到下列信号：（片外程序存储器取指信号）« (存储器输出信号)相连。ALE（地址锁存允许信号）«通常接至地址锁存器锁存信号相连。存储器 片选信号«接地或用高位地址选通。（片外/片内程序存储器选择信号）， =0选择片外程序存储

27、器。图7.10为系统扩展一片EPROM的最小系统。图7.10 单片ROM扩展连线图 存储器映像分析分析存储器在存储空间中占据的地址范围，实际上就是根据连接情况确定其最低地址和最高地址。图7.10所示，由于P2.7、P2.6、P2.5的状态与2764芯片的寻址无关，所以P2.7、P2.6、P2.5可为任意。从000到111共有8种组合，其2764芯片的地址范围是：最低地址：0000H(A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0= 0000 0000 0000 0000) 最高地址：FFFFH (A15A14A13A12A11A10A9A8A7A6A5A4A3A

28、2A1A 0=×××1 1111 1111 1111) 共占用了64KB的存储空间，造成地址空间的重叠和浪费。7.5 数据存储器的扩展    数据存储器主要用来存取要处理的数据，在MCS51系列单片机产品中片内数据存储器容量一般为128256个字节。当数据量较大时，就需要在外部扩展RAM数据存储器。扩展容量最大可达64KB字节。7.5.1 数据存储器的扩展概述单片机与数据存储器的连接方法和程序存储器连接方法大致相同，简述如下：1  地址线的连接，与程序存储器连法相同。2  数据线的连接，与程序存储器连法相同。3&#

29、160; 控制线的连接，主要有下列控制信号：存储器输出信号 和单片机读信号 相连即和P3.7相连。存储器写信号 和单片机写信号 相连即和P3.6相连。ALE：其连接方法与程序存储器相同。使用时应注意，访问内部或外部数据存储器时，应分别使用MOV及MOVX指令。外部数据存储器通常设置二个数据区：(1) 低8位地址线寻址的外部数据区。此区域寻址空间为256个字节。CPU可以使用下列读写指令来访问此存贮区。   读存储器数据指令：MOVXA，R   写存储器数据指令：MOVXR，A  由于8位寻址指令占字节少，程序运行速度快，所以经常采用。(2) 6

30、位地址线寻址的外部数据区。当外部RAM容量较大，要访问RAM地址空间大于256个字节时，则要采用如下16位寻址指令。读存储器数据指令：MOVXA，DPTR写存储器数据指令：MOVXDPTR，A由于DPTR为16位的地址指针，故可寻址64KRAM字节单元。7.5.2 数据存储器扩展使用的典型芯片1 数据存储器SRAM芯片 数据存储器扩展常使用随机存储器芯片，用的较多的是Intel公司的6116容量为2KB和6264容量为8KB。其性能见表5-7所示下面以6264芯片为例进行说明，管脚图如图7.9所示。该芯片的主要引脚为：·A12A0 ¾¾13根地址线，说明芯片的容量

31、为8K213个单元。              ·D7D0 ¾¾8根数据线· 、CE2为片选信号。当 为低电平，CE2为高电平时，选中该芯片。· 为输出允许信号。当OE为低电平时，芯片中的数据可由D7D0输出。· 为数据写信号。 其工作方式如表5-8所示   2 数据存储器扩展方法 (1)       单片数据存储器扩展 80C51与62

32、64的连接如表5-9所示。表5-9 80C51与6264的线路连接80C51 6264 P0经锁存器锁存形成A0A7 A0A7 P2.0、P2.1、P2.2、P2.3、P2.4 A8A12 D0D7 D0D7 数据存储器扩展的硬件连接如图7.11所示。图7.11 单片RAM扩展连线图(2)       多片数据存储器扩展例如：用4片6116进行8KB数据存储器扩展，用译码法实现。80C51与6116的线路连接如表5-10所示表5-10 80C51与6116的线路连接 80C51 6116   二四译码器译码形成 P0口经锁存器锁存A0A7