22模拟量输入输出通道精品文档11页

1、2 2 模拟量输入输出通道A/D转换器是将连续的量转换成数字量的接口，它是计算机控制系 统核心，模拟系统和计算机之间的接口。检测技术和过程通道两门课程都是将非电量转换成电压或电流的课 程，当然电流很容易转换成电压量， A/D 转换器就是将模拟的电压量转 换成数字量。2.2.1AD 转换器的分类以下分类按工作原理分： 下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼 近型、并行比较型/串并行型、工-调制型、电容阵列逐次比较型及压 频变换型。1）积分型（如 TLC7135）V-T 转换式：斜坡式，双斜积分式，三斜积分式，多斜积分式V-F 转换式：电荷平衡式，复零式，交替积分式积分型AD工

2、作原理是将输入电压转换成时间（脉冲宽度信号）或频 率（脉冲频率 ） ，然后由定时器 /计数器获得数字值。其优点是用简单电路 就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换 速率极低。初期的单片 AD转换器大多采用积分型，现在逐次比较型已逐 步成为主流。2）逐次比较型 （如 TLC0831）反馈比较式逐次比较式，计数比较式，眼隙比较式无反馈比较式并联比较式，串联比较式，串并联比较式逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成， 从MSB开始，顺序地对每一位将输入电压与内置 DA转换器输出进行比 较，经 n 次比较而输出数字值。其电路规模属于中等。其优点是速度较 高、

3、功耗低，在低分辩率 （12 位）时价格便宜，但高精度 （12 位） 时价格很 高。3）并行比较型 / 串并行比较型 （如 TLC5510）并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称 FLash（ 快速）型。由于转换速率极高， n 位的转换需要 2n-1 个比较器， 因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的 是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实 行转换，所以称为 Half flash（ 半快速 ） 型。还有分成三步或多步实现 AD 转换的叫做分级（Multist

4、ep/Subrangling）型AD而从转换时序角度又可称为流水线（Pipelined） 型AD,现代的分级型 AD中还加入了对多次转 换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。4）工- （Sigma/FONT delta）调制型（如 AD7705）工-型AD由积分器、比较器、1位DA转换器和数字滤波器等组 成。原理上近似于积分型，将输入电压转换成时间（脉冲宽度 ） 信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因 此容易做到高分辨率。主要用于音频和测量。5）电容阵列逐次比较型电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式

5、，也 可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻 阵列，可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型AD转换器大多为电容阵列式的。6）压频变换型 （ 如 AD650）压频变换型 （Voltage-Frequency Converter） 是通过间接转换方式 实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用 计数器将频率转换成数字量。从理论上讲这种AD的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的 宽度。其优点是分辩率高、功耗低、价格低，但是需要外部计

6、数电路共 同完成AD转换。2. 按ADC转换时间（按速度）分：高速型并行比较型的结构中速型逐次比较式低速型积分式3. 双积分型AD转换器的工作原理双积分型AD转换器属于间接型 AD转换器，它是把待转换的输入模 拟电压先转换为一个中间变量，例如时间 T;然后再对中间变量量化编 码，得出转换结果，这种 AD转换器多称为电压-时间变换型（简称VT 型）。图给出的是VT型双积分式AD转换器的原理图。转换幵始前，先将计数器清零，并接通S 0使电容C完全放电。转换开始，断开 S 0 。整个转换过程分两阶段进行。第一阶段，令开关 S 1 置于输入信号 U i 一侧。积分器对 U i 进行固定时间 T 1 的

7、积分。积分 结束时积分器的输出电压为：可见积分器的输出U 01与U I成正比。这一过程称为转换电路对 输入模拟电压的采样过程。在采样开始时，逻辑控制电路将计数门打 幵，计数器计数。当计数器达到满量程N时，计数器由全"1"复"0"，这个时间正好等于固定的积分时间 T 1 。计数器复 "0" 时，同时给出一个溢 出脉冲 （ 即进位脉冲 ） 使控制逻辑电路发出信号，令开关 S 1 转换至参考 电压 -V REF 一侧，采样阶段结束。第二阶段称为定速率积分过程，将 U 01 转换为成比例的时间间 隔。采样阶段结束时，一方面因参考电压 -V R

8、EF 的极性与 U I 相反，积 分器向相反方向积分。计数器由 0 开始计数，经过 T 2 时间，积分器输 出电压回升为零，过零比较器输出低电平，关闭计数门，计数器停止计 数，同时通过逻辑控制电路使开关 S 1 与 u I 相接，重复第一步。如图 所示。因此得到：即式表明，反向积分时间 T 2 与输入模拟电压成正比。在 T 2 期间计数门 G 2 打开，标准频率为 f CP 的时钟通过 G 2 ，计 数器对U G计数，计数结果为D,由于则计数的脉冲数为计数器中的数值就是 AD转换器转换后数字量，至此即完成了VT转换。若输入电压，则，它们之间也都满足固定的比例关系，如图所示。双积分型AD转换器若

9、与逐次逼近型 AD转换器相比较，因有积分器 的存在，积分器的输出只对输入信号的平均值有所响应，所以，它突出 优点是工作性能比较稳定且抗干扰能力强；由式以上分析可以看出，只 要两次积分过程中积分器的时间常数相等，计数器的计数结果与RC无关，所以，该电路对 RCW度的要求不高，而且电路的结构也比较简单。 双积分型AD转换器属于低速型 AD转换器，一次转换时间在 12ms而 逐次比较型AD转换器可达到1 ms。不过在工业控制系统中的许多场 合，毫秒级的转换时间已经足足有余，双积分型AD转换器的优点正好有了用武之地。4. 逐次逼近AD的工作原理下面结合图的逻辑图具体说明逐次比较的过程。这是一个输出 3

10、 位 二进制数码的逐次逼近型 AD转换器。图中的C为电压比较器，当时，比 较器的输出；当时。F A、F B和FC三个触发器组成了 3位数码寄存 器，触发器 F1-F5 构成环形分配器和门 G 1-G 9 一起组成控制逻辑电 路。转换幵始前先将FA、FB FC置零，同时将F1-F5组成的环型移位 寄存器置成 Q 1Q 2Q 3Q 4Q 5=10000 状态。转换控制信号U L变成高电平以后，转换幵始。第一个CP脉冲到达后，FA被置成"1"，而FB F C被置成"0"。这时寄存器的状态Q AQ BQ C=100加到DA转换器的输入端上，并在 DA转换器的输出

11、端得到相 应的模拟电压U A(800mV)。U A和u I比较，其结果不外乎两种：若 Ui=UA，贝y UB=Q若Ui UA，贝U UB=1。同时，移位寄存器右移一位，使 Q 1Q 2Q 3Q 4Q 5=01000 。第二个CP脉冲到达时F B被置成1。若原来的UB=1(Ui UA)，则F A被置成"0"，此时电压砝码为400mV若原来的UB=0(Ui=UA)，贝U F A 的"1"状态保留，此时的电压砝码为 400mV加上原来的电压砝码值。同时 移位寄存器右移一位，变为 00100 状态。第三个CP脉冲到达时F C被置成1。若原来的UB=1,则F B被

12、置 成"0"若原来的UB=Q则F B的"1"状态保留，此时的电压砝码为 200mV加上原来保留的电压砝码值。同时移位寄存器右移一位，变成 00010 状态。第四个CP脉冲到达时，同时根据这时 UB的状态决定F C的"1"是 否应当保留。这时FA、FB、FC的状态就是所要的转换结果。同时，移位 寄存器右移一位，变为 00001状态。由于 Q 5=1，于是FA、FB、FC的状 态便通过门 G 6、 G 7、 G 8 送到了输出端。第五个CP脉冲到达后，移位寄存器右移一位，使得Q 1Q 2Q 3Q4Q 5=10000 ，返回初始状态。同时，

13、由于 Q 5=0，门 G 6、 G 7、 G 8被 封锁，转换输出信号随之消失。所以对于图示的AD转换器完成一次转换的时间为(n+2)T CP。同时 为了减小量化误差，令 DA转换器的输出产生- /2的偏移量。另外，图 7.9中量化单位的大小依 u I的变化范围和AD转换器的位数而定，一 般取。显然，在一定的限度内，位数越多，量化误差越小，精度越高。5. 并行比较型 A/D 转换器1. 电路结构及原理3位并行比较型A/D转换器原理电路如图7.18所示。它由电阻分压 器、寄存器及编码器组成。图中的 8个电阻将参考电压分成 8 个等级， 其中 7 个等级的电压分别作为 7个比较器的参考电压，其数值

14、分别为 Vref/15、3Vref/15、13Vref/15。输入电压 Vi，它的大小决定各比较器 的输出状态，例如， Vi Vref/15 时， c7-c1 的输出状态都为 0;当 3Vref/15Vi 5Vref/15 时，比较器 C6和C7的食醋胡 CO6=CO7=，其余各 比较器的状态均为 0。根据各比较器的参考电压值，可以确定输入模拟 电压值与各比较器的输出状态的关系。比较器的输出状态由D 触发器存储，经优先编码器编码，得到数字量输出。优先编码器优先级别最高是 I7, 最低的是 I1 。设Vi变化范围是0Vref，输出3位数字量为D2D1D0 3位并行比 较型 A/D 转换器的输入、

15、输出关系如表 3 所示。在并行 A/D 转换器中，输入电压同时加到所有比较器的输入端，从 加入到3位数字量稳定输出所经历的时间为比较器、D触发器和编码器延迟时间之和。如不考虑上述器件的延迟，可认为 3 位数字量是与输入 时刻同时获得的。所以它具有最短的转换时间。3 位并行比较型 A/D 转换器(1) 转换速度最快。因为转换是并行的，其转换时间只受比较器、 触发器和编码器电路延迟时间的限制。(2) 制成分辨率较高的集成并行 A/D 转换器是比较困难的。因为随 着分辨率的提高，元件数目要按几何级数增加。一个 n 位转换器，所用 比较器的个数为，位数越多，电路越复杂。如 8 位的并行 A/D 转换器

16、就 需要 =225 个比较器。(3) 为了解决提高分辨率和增加元件数的矛盾，可以分级并行转换 的方法。 10 位分级并行 A/D 转换器原理图如 7.19 图所示。图中输入模 拟信号，经取样保持电路分为两路，分级并行转换 10位 A/D 转换器一路先经第一级 5 位并行 A/D 转换进行粗转换得到输出数字量的高 5 位，另一路送至减法器，与高 5 位 D/A 转换得到的模拟电压相减。由 于相减所得到差值电压小于 1 VLSB,为保证第二级A/D转换器的转换精 度，将差值放大 =32 倍，送第二级 5 位并行比较 A/D 转换器，得到低 5 位输出。这种方式虽然在速度上做了牺牲,却使元件数大为减

17、少,在需 要兼顾分辨率和速度的情况下常被采用。7.工- ADC工作原理越来越多的应用,例如过程控制、称重等,都需要高分辨率、高集 成度和低价格的ADC新型工-转换技术恰好可以满足这些要求。然 而,很多设计者对于这种转换技术并不十分了解,因而更愿意选用传统 的逐次比较ADC工-转换器中的模拟部分非常简单(类似于一个1bit ADC),而数字部分要复杂得多，按照功能可划分为数字滤波和抽取单 元。由于更接近于一个数字器件，工 - ADC的制造成本非常低廉。要理解工- ADC的工作原理，首先应对以下概念有所了解：过采 样、噪声成形、数字滤波和抽取。1. 过采样首先，考虑一个传统 ADC的频域传输特性。

18、输入一个正弦信号，然 后以频率 fs 采样 - 按照 Nyquist 定理，采样频率至少两倍于输入信号。从FFT分析结果可以看到，一个单音和一系列频率分布于DC到fs/2间的随机噪声。这就是所谓的量化噪声，主要是由于有限的ADC分辨率而造成的。单音信号的幅度和所有频率噪声的RMS畐度之和的比值就是信号噪声比（SNR）。对于一个 Nbit ADC , SNR可由公式：SNR=6.02N+1.76dB 得到。为了改善SNR和更为精确地再现输入信号，对于传统ADC来讲，必须增加位数。如果将采样频率提高一个过采样系数k,即采样频率为kfs，再来讨论同样的问题。FFT分析显示噪声基线降低了，SNR值未变

19、，但噪声能量分散到一个更宽的频率范围。工-转换器正是利用了这一原理，具 体方法是紧接着 1bit ADC 之后进行数字滤波。大部分噪声被数字滤波器 滤掉，这样，RMS噪声就降低了，从而一个低分辨率ADC工-转换器也可获得宽动态范围。那么，简单的过采样和滤波是如何改善SNR的呢？一个1bit ADC的SNR为7.78dB（6.02+1.76），每4倍过采样将使 SNR增力口 6dB, SNR每增 加6dB等效于分辨率增加1bit。这样，采用1bit ADC进行64倍过采样 就能获得 4bit 分辨率；而要获得 16bit 分辨率就必须进行 415倍过采 样，这是不切实际的。工-转换器采用噪声成形

20、技术消除了这种局 限，每4倍过采样系数可增加高于 6dB的信噪比。2. 噪声成形通过图所示的一阶 工-调制器的工作原理，可以理解噪声成形的 工作机制。图工-调制器工-调制器包含1个差分放大器、1个积分器、1个比较器以及1 个由 1bit DAC（1 个简单的开关，可以将差分放大器的反相输入接到正或 负参考电压）构成的反馈环。反馈 DAC的作用是使积分器的平均输出电压 接近于比较器的参考电平。调制器输出中 "1" 的密度将正比于输入信号， 如果输入电压上升，比较器必须产生更多数量的 "1" ，反之亦然。积分器 用来对误差电压求和，对于输入信号表现为一个低通

21、滤波器，而对于量 化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频 段。和前面的简单过采样相比，总的噪声功率没有改变，但噪声的分布 发生了变化。现在，如果对噪声成形后的 工-调制器输出进行数字滤波，将有 可能移走比简单过采样中更多的噪声。这种调制器（一阶） 在每两倍的过采样率下可提供9dB的SNR改善。在工-调制器中采用更多的积分与求和环节，可以提供更高阶数 的量化噪声成形。例如，一个二阶工-调制器在每两倍的过采样率下可改善SNR 15dB图显示了工-调制器的阶数、过采样率和能够获得 的SNR三者之间的关系。图SNR与过采样率的关系3. 数字滤波和抽取工-调制器以采样速率输出1bi

22、t数据流，频率可高达 MHz量级。 数字滤波和抽取的目的是从该数据流中提取出有用的信息，并将数据速 率降低到可用的水平。工- ADC中的数字滤波器对1bit数据流求平均，移去带外量化噪 声并改善ADC的分辨率。数字滤波器决定了信号带宽、建立时间和阻带 抑制。工-转换器中广泛采用的滤波器拓扑是SINC3, 种具有低通特性的滤波器。这种滤波器的一个主要优点是具有陷波特性，可以将陷波 点设在和电力线相同的频率，抑制其干扰。陷波点直接相关于输出数据 速率（转换时间的倒数）。SINC3滤波器的建立时间三倍于转换时间。例 如，陷波点设在 60Hz时（60Hz数据速率），建立时间为3/60Hz=50ms。有

23、 些应用要求更快的建立时间，而对分辨率的要求较低。对于这些应用， 新型ADC诸如MAX1400系列允许用户选择滤波器类型 SINC1或SINC3。 SINC1 滤波器的建立时间只有一个数据周期，对于前面的举例则为 1/60Hz=16.7ms。由于带宽被输出数字滤波器降低，输出数据速率可低于 原始采样速率，但仍满足 Nyquist 定律。这可通过保留某些采样而丢弃 其余采样来实现，这个过程就是所谓的按M因子"抽取"o M因子为抽取比例，可以是任何整数值。在选择抽取因子时应该使输出数据速率高于 两倍的信号带宽。这样，如果以fs的频率对输入信号采样，滤波后的输出数据速率可降低至f

24、s/M，而不会丢失任何信息。7.AD 转换器的主要技术指标1) 分辩率 (Resolution) 指数字量变化一个最小量时模拟信号的变化 量，定义为满刻度与 2n 的比值。分辩率又称精度，通常以数字信号的位 数来表示。2) 转换速率 (Conversion Rate) 是指完成一次从模拟转换到数字的 AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速 AD,逐次比较型AD是微秒级属中速 AD全并行/串并行型AD可达到纳秒 级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换 的正确完成，采样速率 (Sample Rate) 必须小于或等于转换速率。因此有 人习惯上将转换速率

25、在数值上等同于采样速率也是可以接受的。常用单 位是ksps和Msps,表示每秒采样千/百万次(kilo/Million Samples per Second) 。3) 量化误差(Quantizing Error) 由于AD的有限分辩率而引起的误差，即有限分辩率 AD的阶梯状转移特性曲线与无限分辩率AD(理想AD)的转移特性曲线 (直线)之间的最大偏差。通常是 1个或半个最小数字量 的模拟变化量，表示为 1LSB、 1/2LSB。4) 偏移误差 (Offset Error) 输入信号为零时输出信号不为零的值， 可外接电位器调至最小。5) 满刻度误差 (Full Scale Error) 满度输出

26、时对应的输入信号与理 想输入信号值之差。6) 线性度 (Linearity) 实际转换器的转移函数与理想直线的最大偏 移，不包括以上三种误差。其他指标还有：绝对精度 (Absolute Accuracy) ，相对精度 (Relative Accuracy) ，微分非线性，单调性和无错码，总谐波失真 (Total Harmonic Distotortion缩写 THD和积分非线性。1) 分辩率 (Resolution) 指数字量变化一个最小量时模拟信号的变化 量，定义为满刻度与 2n 的比值。分辩率又称精度，通常以数字信号的位 数来表示。2) 转换速率 (Conversion Rate) 是指完成一次从模拟转换到数字的AD转换所需的时间