低频率数字相位差测量仪设计论文

1、引言相位差测量数字化的优点在于硬件成本低、适应性强、对于不同的测量对象只需要改变程序的算法，且精度一般优于模拟式测量。在电工仪表、同步检测的数据处理以及电工实验中，常常需要测量两列同频率信号之间的相位差。例如，电力系统中电网并网合闸时，需要求两电网的电信号的相位差。相位差测量的方法很多，典型的传统方法是通过示波器测量，这种方法误差较大，读数不方便。为此，我们设计了一种基于锁相环倍（分）频的相位差测量仪，该仪器以锁相环倍（分）频电路为核心，实现了工频信号相位差的自动测量及数字显示。论文摘要本系统为低频数字式相位/频率测量仪，由移相网络模块、相位差测量模块及频率测量模块三大部份构成，其系统功能主要

2、是进行相位差测量及频率测量。移相网络主要是由RC移相电路和LM324运放电路组成，将被测信号送入移相网络，经RC移相、LM324隔离放大，产生两路信号，一路为基准信号经过波形转换，另一路为移相后的信号。分别经过波形转换、整形、二分频送给相位测量模块及频率测量模块。相位差测量仪主要是由锁相环PLL（Phase Lock Loop）产生360倍频基准信号和移相网络的基准信号与待测信号进行异或后的信号作为显示器的闸门电路和控制信号。频率测量模块主要是用计数法测量频率的，它是有某个已知标准时间间隔Ts内，测出被测信号重复出现的次数N，然后计算出频率f=N/Ts.显示电路模块主要是由计数器、锁存器、译码

3、器和数码管组成。目录1设计任务书.32设计方案概述33系统的组成4.3.1总体框图43.2移相网络部分43.3相位测量部分61)波形转换、整形放大82)锁相环倍频93)闸门电路114)控制门115)计数器116)锁存器117)显示译码器与数码管113.4频率测量部分121)数字频率计的基本原理122)系统框图124附录一、设计任务书（一）任务设计仿真一数字相位计（二）主要技术指标与要求：（1）输入信号频率为1KHZ20KHZ可调（2）输入信号的幅度为10mV（3）采用数码管显示结果，相位精确到0.1°（4）采用外部5V直流电源供电（三）对课程设计的成果的要求（包括图表）设计电路，安装

4、调试或仿真，分析实验结果，并写出设计说明书。要求图纸布局合理，符合工程要求，所有的器件的选择要有计算依据。二、设计方案概述根椐设计任务书的要求，我们参考了一些相关资料书，经过小组的讨论分析，提出了方案：相位测量仪是利用锁相环PLL（Phase Lock Loop）技术组成相位差测量仪。基准信号与待测信号进行异或后的信号作为计数器的闸门控制信号来控制计数器，使计数器在待测信号与基准信号之间的相位差间计数，则计数器计出来的数值则为待测信号与基准信号间的相位差。数字频率计实际上就是一个脉冲计数器,即在单位时间里(如1S)所统计的脉冲个数.图1是数字频率计原理广框图.该系统主要由输入整形电路晶体振荡器

5、分频器及量程选择开关门控电路闸门计数译码显示电路等组成.首先,把被测信号(以正弦波为例)通过放大整形电路将其转换成同频率的脉冲信号,然后将它加到闸门的一个输入端.闸门的别一个输入端是门控电路发出的标准脉冲,只有在门控电路的输入高电平的时间T是非常准确的,它由一个高稳定的石英振荡器和一个多级分频器及量程选择开关共同决定.逻辑控制电路是控制计数器的工作顺序的,使计数器按照一定的工作程序进行有条理的工作(例如准备-计数-显示-清零-准备下一次测量).三、系统的组成（一） 总体框图（见图3.1）低频数字相位差、频率测量仪的组成框图（二）移相网络部分(图3.1) 移相网络是由二节RC超前或滞后移相网络、

6、集成运算放放大器组成的电压跟随器和运放组成的。一节RC电路如图所示。由它的相量图可知超一个相角，当f 0时，90°；f 时，0。这说明：一节RC电路最大相移不超过90°，不能满足相位平衡条件。若两节RC电路最大相移虽可接近180°，但此时频率必须很低，从而容抗很大，致使输出电压接近于零，所以本电路又加了电压跟随器和放大器。 RC移相器，具有电路简单，经济方便等优点，但选频作用较差，振幅不够稳定，频率调节不便，因此一般用于频率固定、稳定性要求不高的场合。如图3.2所示移相网络的电路移相网络电路由于不同的频率输入要达到准确的移相，电阻和电容的参数就要改变才能使RC正常

7、移相。本电路电路调试了三组参数分别为100HZ、500HZ、1KHZ。其计数公式：，得本电路是通过拨码开关对相位计的量程的进行转换的，调整电位器R7即可对输入信号进行如上图所示，R7的下端电压为：，为输入信号，为输入信号的角频率。（三）相位测量部分目前广泛使用的是直接式数字相位计,其原理如图所示,被测信号U1,U2分别经过过零比较器1和2,使得信号由负到正通过零点时产生一个脉冲信号,由这两个脉冲信号控制RS触发器的工作状态,使RS触发器给出一个脉冲宽度等于两个被测信号间时延T的矩形波,如图3.3所示,用这个矩形波作为与门的门控信号,控制标准脉冲的个数,由计数器记录通过与门的标准脉冲数.设标准脉

8、冲周期为TS,并以与开启1秒种作为计时标准,即与门开通1秒种相当于两信号的相位差为3600,此时,计数器的计数值为1/TS.若两被测信号的周期为TX,则被测信事情一周期内与门开通的时间为两被测信号的时延T,那么1秒内与门开通的总时间为 rt=1/TX*而1秒内计数器的计数值N为 N=rt/TS=/TX*Ts则两被测信号间的时延T为=N*TX*TS则两被测信号间的相位差为r=/TX*3600=N*TS*3600最后由译码显示电路将测量结果直接显示出来.本电路经过讨论决定用脉冲计数法测量相位差其方框图如图3.4所示：相位差测量框图一）波形转换、整形放大移相网络输出的两个信号A、B经过运放LM324

9、波形转换把正弦波转换成方波，为了能测量不同电平值与波形的周期信号的相位,必须对被测信号进行放大与整形处理,使之成为能被计数器有效识别的脉冲信号.信号放大与波形整形电路的作用即在于此.信号放大可能采用一般的运算放大电路,波形整形可以采用施特触发器，整后送给D触发器74LS74二分频输出二个方波信号，电路如图3.5所示。波形转换、整形、二分频电路二）锁相环倍频锁相式数字频率合成器电路原理框图如图所示：1、锁相式数字频率合成器的组成与基本工作原理 图中的相位比较器与压控振荡器VCO由锁相环LM4046组成。1/N分频电路是一个三级可预置数分频器，各级都采用可预置数BCD码同步1/N制计数器MC145

10、22，每级的分频比可由单片机去控制，也可用4 位小型拨动开关以8421BCD码形式对该级计数器进行预置数，分频比可选择的范围为0999，总共可生成999个频率点，它是构成锁相式数字频率合成器的主要单元电路之一，称之为程序分频器TN。按所需的分频比N，预先输入百位、十位和个位的数据后，给4046锁相环相位比较器（第14引脚PD11），输入频率为f R的方波信号UR；压控振荡器产生频率为f0的输出信号U0，经程序分频器TN后，得到频率为f V的比较信号UV，送至相位比较器（第3 引脚PDI2）。这两个信号在相位比较器中进行比较，当锁相环锁定后，可得到： f R = f V 其中： f V= f 0

11、/N 代入得： f R= f 0/N 即： f 0=N×f R由此可知，当f R固定不变时，改变三级程序分频器的分频比N，VCO的输出振荡频率（也就是频率合成器的输出频率）f 0就会得到相应地改变。这样，只要输入一个固定信号频率f R，即可得到一系列所需要的频率，其频率间隔等于f R，对于选择不同的f R，则可以获得不同的f R频率间隔。 例如： 设输入的f R =1.024KHz，N取为132，则 f 0= N× f R =132*1.024KHz=135.168 KHz。2、实际使用的相位比较器与环路低通滤波器 4046锁相环集成电路内部含有两个相位比较器，其中相位比较

12、器I为异或门（即模为二和结构）比较器，为使锁相范围最大，通常要求两个输入信号PD11和PD12的占空比必须为50%的方波，而相位比较器为过沿控制式比较器，它只由两个信号的上升沿作用，因此不要求波形占空比为50%。由于本实验系统电路基本锁相环实验电路与锁相式数字频率合成器实验电路二者均组合在一起，基于相位比较器的比较信号来自程序分频器电路，占空比非50%，因而本实验电路选用相位比较器。该比较器不仅具有鉴相功能，而且具有鉴频功能，当两个输入信号UR和UV频差很大时，环路从鉴相工作状态自动转入鉴频工作状态，迫使f V接近f R等到f V = f R时，环路比鉴频器工作状态自动转入鉴相工作状态，这种数

13、字鉴相器把鉴频与鉴相密切结合在一起，使用较为方便。相位比较器输出的相位误差电压是周期性脉冲波形，需要使用环路低通滤波器将它平滑后输出一个直流控制电压，去控制VCO 频率和相位，使之向减小误差方向变化，以消除频差与相差，从而达到锁定状态。对于高频噪声及其它交流谐波分量，它们将受到滤波器的抑制。环路低通滤波器由外接的R、C元件组成无源比例积分滤波器。三）闸门电路闸门电路的作用是控制计数器的输入脉冲，使计数器仅在两信号的相位差之间计数。四）控制门控制电路的输入信号是异或门的输出信号A，由上图可知控制电路在信号A的下降沿时，要先将计数器的计数结果送入锁存器进行锁存，然后对计数器进行清零，以便计数器下一

14、次能正常工作。控制电路74LS386和74LS04组成。五）计数器 计数器的作用是对输入脉冲计数.根据设计要求,最高测量相位差为一度，应采用3位十进制计数器.本电路选用74LS160集成计数器.六）锁存器 在移相网络的两个相位差内计数器的计数结果(被测信号相位)必须经锁定后才能获得稳定的显示值.锁存器通过触发脉冲的控制,将测得的数据寄存起来,送显示译码器.锁存器可能采用一般的8位并行输入寄存器.为使数据稳定,最好采用边沿触发方式的器件.七）显示译码器与数码管是把用BCD码表示的十进制数转换成能驱动数码管正常段信事情,以获得数字显示.显示译码器的输出方式必须与数码管匹配（共阴共阳之分）。（四）

15、频率测量部分 在许多情况下,要对信号的频率进行测量.利用示波器可能粗略测量被测信号的频率,精确测量则要用到数字频率计.数字频率计用到的数字技术很多.本节数字频率计的设计与制作项目可以进一步加深我们对数字电路应用技术方面的了解与认识,进一步熟悉数字电路系统设计制作与调试的方法和步骤一）数字频率计的基本原理 数字频率计的主要功能是测量周期信号的频率.频率是在单位时间(1S)内信号周期性变化的次数.如果我们能在给定的1S时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号的频率. 其频率可表示为： 数字频率计首先必须获得相对稳定与准确时间,同时将被测信号转换成幅度与波形均能被数字电路识别的脉

16、冲信号,然后通过计数器计算这一段时间间隔内的脉冲个数,将其换算后显示出来.这就是数字频率计的基本原理.二）系统框图从数字频率计的基本原理出发,根据设计要求,得到如图所示的电路框图 数字频率计的框图把被测信号(以正弦波为例)通过放大整形电路将其转换成同频率的脉冲信号，其频率与被测信号的频率相同。时基电路提供标准的1s时间基准信号，其高电平持续时间，当1s信号来到时，闸门开通，被测信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率。控制电路有两个输出信号：一个信号是产生上升沿的脉冲送入锁存器进行锁存，使送到译码器的数稳定，

17、使得显示器上的数字稳定；另一个信号是产生一个下降沿的脉冲给计数器清零端清零，使计数器在每次1s过后清零从零开始新的一轮计数。逻辑控制电路是控制计数器的工作顺序的,使计数器按照一定的工作程序进行有条理的工作(例如准备-计数-显示-清零-准备下一次测量.时序关系图如图所示：频率测量模块波形图下面介绍框图各部分的功能及实现方法：1、放大整形电路a 信号经过运放LM324波形转换把正弦波转换成方波，为了能测量不同电平值与波形的周期信号的频率,必须对被测信号进行放大与整形处理,使之成为能被计数器有效识别的脉冲信号.信号放大与波形整形电路的作用即在于此.信号放大可能采用一般的运算放大电路,波形整形可以采用

18、施特触发器，本电路是采用74LS04非门整形的。 b 调试方法是将频率为1000HZ幅值为0.5V的正弦信号到输入到放大整形电路中,用示波器观察输出波形应为对称的方波信号.2、1秒的时基信号发生器秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟质量，通常用晶体体振荡器产生的脉冲经过整形、分频获得1HZ的秒脉冲。常用的典型电路如图所示。1S的时基电路CD4060是14位二进制计数器。它内部有14级二分频器，有两个反相器。CP1（11脚）、/CP0（10脚）分别为时钟输入、输出端，即内部反相器G1的输入、输出端。图中R为反馈电阻（10MG100MG），目的是为CMOS反相器提供偏置

19、，使其工作在放大状态。C1是频率微调电容，取5/30PF，C2是温度特性校正用电容，一般取2050PF。内部反相器G2反相器起整形作用，且提高带负载能力。石英晶体采用32768HZ晶振，若要得到1HZ的脉冲，则需经过15级二分频器完成 ，由于CD4060只能实现14分频，故必须外加一级分频器，可采用CD4013双D触发器完成。3 、计数、译码、显示部分 工作原理：当闸门信号打开时送给计数器一个上升沿电压，计数器开始计数，等到门控电路送一个1S的信号去锁存计数器在1S内计数的次就等于被测信号的频率。波形如图所示：计数、译码、显示波形图ö 应用中的几个注意问题（1）改善稳压器工作稳定性和

20、瞬变响应的措施三端固定集成稳器的典型应用电路如图所示.图(A)适合7800系列,UI、UO均是正值;图(B)适合7900系列, UI、UO均是负值;其中UI是整流滤波电路的输出电压.在靠近三端集成稳压器输入、输出端,一般要接入C1=0.33UF和C2=0.1UF电容,其目的是使稳压器在整个输入电压和输出电流变化范围内,提高其工作稳定性和改善瞬变响应.为了获得最佳的效果,电容器应选用频率特性好的陶瓷电容或胆电容为宜.另外为了进一步减小输出电压的绞波,一般在集成稳压器的输出端并入一几百UF的电解电容.(A) CW7800系列稳压器的典型应用 (B) CW7900系列稳压器的典型应用(2) 确保不毁坏器件的措施三端固定集成稳压器内部具有完善的保护电路,一旦输出发生过载或短路,可自动限制器件内部的结温不超过额定值.但若器件使用条件超出其规定的最大限制范围或应用电路设计处理不当,也是要损坏器件的.例如当输出端接比较大电容时(CO>25UF),一旦稳压器的输入端出现短路,输出端电容器上储存的电荷将通过集成稳压器内部调整管的发射极-基极PN结泄放电荷,因大容量电容释放能量比较大,故也可能造成集成稳压器坏.为防