华中科技大学数字电子技术基础试卷

1、试卷一及其参考答案试卷一、（20分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入 该题后的括号中。1.十进制数3.625的二进制数和8421BCD码分别为（A. 11.11 和 11.00111.101 和 0011.011000100101C. 11.01 和 11.011000100101D . 11.101 和 11.1012 .下列几种说法中错误的是（）A.任何逻辑函数都可以用卡诺图表示。B.逻辑函数的卡诺图是唯一的。C.同一个卡诺图化简结果可能不是唯一的。D.卡诺图中1的个数和0的个数相同。3 .和TTL电路相比，CMOS电路最突出的优点在于（）A.可靠性高B.抗

2、干扰能力强C.速度快D,功耗低4 .为了把串行输入的数据转换为并行输出的数据，可以使用（）A.寄存器B.移位寄存器C.计数器D.存储器5 .单稳态触发器的输出脉冲的宽度取决于（）A.触发脉冲的宽度B.触发脉冲的幅度C.电路本身的电容、电阻的参数 D.电源电压的数值6 .为了提高多谐振荡器频率的稳定性，最有效的方法是（）A.提高电容、电阻的精度B.提高电源的稳定度C.采用石英晶体振荡器C.保持环境温度不变7 .已知时钟脉冲频率为fcp,欲得到频率为0.2fcp的矩形波应采用（）A.五进制计数器B.五位二进制计数器C.单稳态触发器C.多谐振荡器8 .在图1-8用555定时器组成的施密特触发电路中，

3、它的回差电压等于（）A. 5VB. 2VC. 4VD. 3Vir+5V 8462555 3 (1)15+4V图1-8二、（12分）已知输入信号 A、B、C的波形，试画出图2所示各电路输出（Li、L2、L3） 的波形。设触发器的初态为0。CL3SoSiS2Y74HC151G Do Di D2 D 3 D4 D5 D6 D7三、（10分）如图3所示，为检测水箱的液位,位检测元件，当水面低于检测元件时，检测元件输出低电平,A、B、C、三个地方安置了三个水 水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯 G亮；水面在B、C间或A

4、以上的异常状态时，仅黄 Y灯亮；水面在C以下的危险状态时，仅红灯 R亮。0。四、（12分）逻辑电路如图4所示，i3t画出Qo、Q1、Q2的波形。设各触发器初态为CPI图4五、（12分）已知某同步时序逻辑电路的时序图如图5所示。1 .列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程2 .试用D触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。CPQoQ1Q2_TL5_H_FLLI8 IJ9 J111.12 L! till It：六、（12分）用移位寄存器 74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2QQo=OOO1 ,试画出各输出端 Q3、Q2

5、、Q1、Qo和L的波形。LCP8一_图6图7七、（10分）电路如图7所示，图中74HC153为4选1数据选择器。试问当 MN为各种 不同输入时，电路分别是那几种不同进制的计数器。八、（12分）由555定时器组成的脉冲电路及参数如图8 a所示。已知vi的电压波形如图b所示。试对应vi画出图中VO1、VO2的波形;+5V555(1)VolRi 51 k51 kR2 47kVO2V|10.01r-555(2)FT 0.0C 汇0.01 丁(b)图8诋在梦有合策一、选择填空1. B;2. D;3,D;4,B;5.C;6.C;7.A;8.B二、L1、L2和L3的波形如图A2所示。图A2三、真值表如表 A

6、3所示，各逻辑函数的与非-与非表达式分别为R C逻辑图略。Y A BC A BCAB四、驱动方程：Jo=Q2 波形图如图A4。Ko=1 ,Ji=1Ki= Q2O Qo,J2=1K2= Q1 + QoI II I I I I图A4表A3ABCRYG000100001010010XXX011001100XXX101XXX110XXX111010五、1 .状态转换真值表如表 A5所示。表A5Q n口； '（ p）Qr,<QJC)1）11101111i1111口1101001II（卜0激励方程：D2=Qi, Di=Qo, D0 Q2Q1状态方程：Qn1 Qin,Qin1 % Q01 国状

7、态图如图A5所示。电路具自启动能力2 .电路图略。六、各输出端Q3、Q2、Qi、Qo和L的波形如图A6所示。CPQ0QiQ2Q3L：Ii -!1 ;-k-HTl-rTTT-11 l_jI j I_图A6七、MN=00 8进制计数器,MN=10 14进制计数器,MN=01 9进制计数器，MN=11 15进制计数器。八、对应VI画出图中VO1、VO2的波形如图A8所示。数字电子技术基础试卷（本科）及参考答案试卷二及其参考答案试卷一、（18分）选择填空题d (8,9,10,13,14,15)得最简与-或1.用卡诺图法化简函数F(ABCD)= m(0,2,3,4,6,11,12)+A.BCB.A D

8、BCC.BCD.CD B A2.逻辑函数Fi、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是A. F3=F1?F2C. F2=F1?F3B.F3=Fi+F2图1-23.八选一数据选择器74151组成的电路如图1-3所示,则输出函数为（A. L BACACBL BACA CBC. L BACACBL BA CA CBDo D 1 D2 D3 D4 D5 D6 D7S2_S1SoE74HC151'L图1-3nQn+1 = Q 逻辑功能的电路是（4.图1-4所示电路中，能完成图1-45. D/A转换电路如图1-5所示。电路的输出电压3等于（）A. 4.5VB. -4.5VC. 4.2

9、5VD. -8.25V图#图1-56.用 1KX4 位的 DRAMA. 16 片，10 根C. 8片，12根B. 8片，10根D. 16片，12 根设计4Kx8位的存储器的系统需要的芯片数和地址线的根数是7.某逻辑门的输入端ABF图1-7、（12分）逻辑电路如图2 a、b、c所示。试对应图d所示输入波形，分别画出输出端Li0)L2和L3的波形。（设触发器的初态为(a)CBAL2(b)(c )(d)（12分）发由全加器 FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是:A.与非； B. 同或； C. 异或； D. 或。在图b中

10、填写输出逻辑函数 L的卡诺图（不用化简）(a)(b)四、（12分）用最少的与非门设计一个组合逻辑电路,实现以下逻辑功能:XXo 0011时,输出时 Y AB, X1X0 01 时 Y a B； X1X0 10 时丫 A B； X1X0为任意态。1 .在图4中填写逻辑函数 Y的卡诺图2 .写出逻辑表达式3 .画出逻辑电路图4五、（15分）分析如图5所示时序逻辑电路。（设触发器的初态均为 0）1 .写出各触发器的时钟方程、驱动方程、状态方程；2 .画出完整的状态图，判断电路是否具能自启动；3 .画出在CP作用下的Qo、Q1及Q3的波形。QiQoCP 一cp二 LJ L t L图56所示。六、（15

11、分）试用正边沿 D触发器设计一个同步时序电路，其状态转换图如图 1.列出状态表；2 .写出各触发器的激励方程和输出方程;3 .说明电路功能。图674HC161 组成七、（16分）由555定时器、3-8线译码器74HC138和4位二进制加法器的时序信号产生电路如图 7所示。1 .试问555定时器组成的是什么功能电路？计算Vol输出信号的周期;2 .试问74LVC161组成什么功能电路？列出其状态表；3 .画出图中Voi、Q3、Q2、Qi、Q0及L的波形。Yo Y1 丫2 丫3 丫4 丫5丫6 丫774HC138E1 E2E3A2 A1 Ao+5V6287555VO1±0.01 FCPC

12、ET Q3 Q2 Q1 QoCEP 74LVC161D3 D2 D1 Do1011TCPECR 1 1试卷二参考答案一、选择填空1 . C 2. B 3. C 4. B 5. B 6. C 7. B二、输出端Li、L2和L3的波形如图A2所示。图A2三、输出逻辑函数 L的卡诺图如图A3所示。cbad图A3四、1.逻辑函数Y的卡诺图如图 A4所示。2 Y X1X0A AB AX03 .电路图略ABXiXoA AB AX0 AB图A4五、1 .时钟方程：Cpo_Cp2 CP 激励方程：J0 Q2, K01 ；CP1 QoJ11,91. J2Q1Q0, K2状态方程：n i n nQoQ2Q0CP0

13、2.电路的状态图如图n 171 Knnn 1 n n nn 二Qo cp 0Qi Q1 cpiQi cp 1Q2Qo Qi Q 2 CP2Q2 CP2A5-2所示。电路具有自启动功能。图A7图 A5-23.波形图如图 A5-3所示。CPQo_n_rL_rL_rLrLTQ1_; I-L-T»! i ：!_1_1_：_r图 A5-3六、1.电路状态表如表 A6所不。A62.激励方程:Q1 QoX= oX= 1o oo o / oo 1 / oo 1o 1 / o1 o / o1 o1 o / oo o / 11 11 1 / oo 1 / 1nDonD1Q1nX Q1QSXQ1n 1Qo

14、n 1/ZQnX一 L nn nQQoXQ1nQ(nZ QnX输出方程:3.电路为可控三进制计数器七、1. 555定时器组成多谐振荡器。T tpH tpLo.7(R1 R2)C o.7R2c 210 Ms2. 74LVC161组成五进制计数器，电路状态表如表A7所示3. 丫。1、Q3、Q2、Q1、Qo及L的波形如图 A7组成。表A7Q；Q； Qn QonQ3n 1Q； 1Q1n+1Q； 11 o 1 11 1 o o1 1 o 11 1 1 o1 1 1 11 1 o o1 1 o 11 1 1 o1 1 1 11 o 1 131Q3Q2Q1QoVVirnirLTLIIIIi i 1 ii 1

15、11o数字电子技术基础试卷（本科）及参考答案图3试卷三1.输出端、（16 分）（12 分）Li、L2、2.试卷三及其参考答案逻辑电路如图1-1 a、b、c、d所示。试对应图e所示输入波形，分别画出L3和L4的波形。（触发器的初态为 0）ABAB(b)CBAC(a)C(c)C1JAC11K R(d)(e)C1-1（4分）用代数法化简:F1ABC ABCAB C(A C)B(ACD ACD)二、（10分）已知逻辑函数:Fi(A,B,C,D)AB ACABD AB CDF2(A,B,C,D)FF2 F1画出逻辑函数F1、F2和ABCD ACD BC BCDF的卡诺图；用最少的与非门实现逻辑函数F,画

16、出逻辑图。三、（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中Gi、Go为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信 号时，可获得哪几种逻辑功能，请将结果填入表4中。表4G1GoF功能五、（12分）设计一个组合逻辑电路。电路输入 DCBA为8421BCD码，当输入代码所 对应的十进制数能被 4整除时，输出L为1,其他情况为0。1 .用或非门实现。2 .用3线-8线译码器74HC138和逻辑门实现。（0可被任何数整除，要求有设计过程，最后画出

17、电路图）六、（14分）分析如图6所示时序逻辑电路1 .写出各触发器的激励方程、输出方程2 .写出各触发器的状态方程3 .列出电路的状态表并画出状态图4 .说明电路的逻辑功能。七、（16分）用边沿JK触发器和最少的逻辑门设计一个同步可控 2位二进制减法计数 器。当控制信号 X=0时，电路状态不变；当 X=1时，在时钟脉冲作用下进行减 1计数。要 求计数器有一个输出信号 Z,当产生借位时Z为1,其他情况Z为0。八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波。1 .说明74161和非门组成电路的逻辑功能；2 .对应CP输入波形，画出电路中91、92的电压波形。3 .计算92的输出脉宽

18、tW ；4 .试问82的频率与CP的频率比是多少？5 .如改变74161数据输入，使 D3D2DiDo=1000,试问 3与CP的频率比又是多少?CP图8试卷三参考答案1.各电路输出端的波形如图A1所示。图A12. FiF2 AC ac BD二、逻辑函数化简并变换逻辑函数F得F CD ABD ABC CD ABD ABC逻辑图略 Li AB ABC ABC L2 A B C真值表如表A3所示。电路实现全加器功能。表A3ABCL1L20000000110010100110110010101011100111111四、分析电路可得 Gi、Go为不同取值时的逻辑功能如表A4所示。表A4G1G0F功能

19、00F=X+Z或逻辑10F= X Z与逻辑10FXZXZ异或逻辑11FXZXZ同或逻辑五、1.真值表略，用卡诺图化简得最简的或非表达式为LAB或非门实现的电路图如图 A5-1所示2.变换函数L的表达式得L AB CBA CBA Y0 Y4 用74HC138实现的电路如图 A5-2所示。BA 074HC138A 1A2E3E2Yo ；JY1 3Y25丫4丫5口丫6>E Y75E1六、图5-1rrr1 0 0图5-21.激励方程:DiQ；D2Q2n(Q1nA)输出方程:n nn nAQ1Q2 AQ1Q22.3.状态方程：状态表如表Q：A6所示。一nQ1状态图如图 A6Q；所示。Q2n(Q1n

20、A)Q1nQoQ1n 1Q； 1 /YA=0A= 10 00 1 / 01 1 / 00 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0 / 11 0 / 1表A64.电路为可逆计数器。A=0时为加法器;减法器的借位输出端。图A6A=1时为减法器；Y端为加法器的进位输出端和七、状态图如图 A7所示。状态表如表 A7所示。1/01/10/0 一 ； -1/0- -1。' 0/0图A7表A7Q；QnQ2 Q 1 /ZX=0X=10 00 0 / 111 / 10 10 1 / 00 0 / 01 01 0 / 00 1 / 01 11 1 / 01 0 / 0

21、激励方程为：Ji xQ0nJ0 xKi Q0xKo X输出方程为：Z Q1 Q0X逻辑图及自启动检查略。八、1. 74HC161和非门组成四进制计数器2. uoi和UO2的波形如图A8所不。cp _rw_n_rLR_TLR必（： ：t曲 :iI，I |_图A83. 92 的输出脉宽 tw= 1.1RC=1.2ms4. V02的频率为CP频率的四分之一5. 当=D3D2DiDo=1000时，v02的频率为CP频率的八分之一数字电子技术基础试卷（本科）及参考答案试卷四及其参考答案试卷四一、选择，填空题（16分）1 .卡诺图如图1-1所示，电路描述白逻辑表达式 F =。A. BD AD CDB. A

22、B BC ACC. BC+AD+BDL3D. AB CD ABD图1-12 .在下列逻辑部件中，不属于组合逻辑部件的是A.译码器C.全加器B.编码器D .寄存器3 .八路数据选择器，其地址输入端（选择控制端）有个。A. 8个C. 3个B. 2个D. 4个4 .为将D触发器转换为A.或非门C.异或门T触发器，图9.4.2所示电路的虚线框内应是B,与非门D.同或门T ： CP图1-25 . 一位十进制计数器至少需要A. 3B. 4.个触发器。C. 5D. 100V和5V电压时，输6 .有一 A/D转换器，其输入和输出有理想的线性关系。当分别输入出的数字量为00H和FFH,可求得当输入2V电压时，电

23、路输出的数字量为A. 80H B. 67H C. 66HD. 5FH的条件是A. |Vi| |Vref|7 .容量是512Kx8的存储器共有 A . 512根地址线，8根数据线B. 19根地址线，8根数据线C. 17根地址线，8根数据线D. 8根地址线，19根数据线。8 .在双积分 A/D转换器中，输入电压在取样时间T1内的平均值 Vi与参考电压Vref应满足B. |Vi| |Vref|C, Vi|=|Vref|D.无任何要求二、（12分）电路及其输入信号 触发器初态为0）A.B.C的波形分别如图2所示。试画出各的输出波形。（设L1BL2AC+VCCCA已(MSB) e-B-trf c&quo

24、t;； (LSB)IEME 3 3nn>_>一1JC11K三、（12分）由可编程逻辑阵列构成的组合逻辑电路如图3所示。1 .写出Li、L2的逻辑函数表达式；2 .列出输入输出的真值表；3 .说明电路的逻辑功能。:： IH； rr-图4四、（12分）某组合逻辑电路的输入、输出信号的波形如图4所示。1 .写出电路的逻辑函数表达式；2 .用卡诺图化简逻辑函数；3 .用8选1数据选择器74HC151实现该逻辑函数。输入(LSB) ABC(MSB) D输出Z五、（16分）分析如图5 a所示时序逻辑电路。（设触发器的初态均为 0）1 .写出驱动方程、输出方程；2 .列出状态表；3 .对应图b所

25、示输入波形，画出 Q。、Q1及输出Z的波形。试卷四参考答案X(a)CPCP TL-LT_r_TLX(b)六、（16分）试用负边沿 D触发器设计一同步时序逻辑电路，其状态图如图1 .列出状态表；2 .写出激励方程和输出方程；6所示。七、（16分）波形产生电路如图 7所示。1 .试问555定时器组成的是什么功能电路？计算vol输出信号的周期和占空比;2 .试问74LVC161组成的是什么功能电路？列出其状态表；3 .画出输出电压 vo的波形，并标出波形图上各点的电压值。4 .计算vo周期。3 .画出逻辑电路。1. D 2. D 3. C 4. D 5. B6. C 7. B 8. B、分析电路可画

26、出各逻辑电路的输出波形如图A2所示。1 Li ABC ABC ABCL2=AB+BC+AC2 .电路的真值表如表 A3所不。Q图A2ABC A A C表A3ABCL1L200000001100101001101100101010111001111113.为1位全加器。A、B分别为加数和被加数，C为低位进位信号。Li为本位和, 位的进位。L3为向Wj四、1. Z DCBA DCBA DCBA DCBA DC BA DCBA2,用卡诺图化简得Z CB CBA& Z(C、B、A) m(5,4,6) 3 逻辑图如图A4所示。10CB A 一0DoD1D2D3 D4 D5D6D7S2八S174H

27、C151So EY五、图A41 .驱动方程：输出方程:2 .状态表如表J0ZA5Q1nxXQ； 所示。Ko QinX n n Qo QiJi QnXn Ki QoX表A5QinQoQin iQon i /ZX=oX= io oo o / oo i / oo ii i / oo i / oi oo o / oi o / ii ii i / ii o / i3. Qo、Qi及Z的波形如图A5所示。sj""Ln_r"LT"Lr"LT"L I I 4 I I H图A5六、2 .激励方程输出方程3 .逻辑图略一ITn八 n一ZQiQoXi.状态

28、表如表 A6所不'。表A6QinQoQin& i /ZX=oX= io oo o / io i / io ii o / ii i / ii oo o / io i / oi ii o / ii i / iDiQ01Do X七、i . 555定时器组成多谐振荡器gi 的周期为：T=o.7(R| 2R2) imsq53%占空比为：R 2R22. 74LVCi6i组成四进制计数器，其状态表入如表A7所示。表A7Q31Q；QinQO1Q3n i Qn i Qin i Q； ii i O Oi i O ii i o ii i i Oi i i oi i i ii i i ii i O O

29、试卷五及其参考答案fhrLTLTLn ( J|4|i|，八'图A73. gi、9的波形如图A7所示。Wi|4. uo 的周期 T=4T i=4ms。试卷五六、（11分）38线译码器74138功能表如表6-1所示，八选一数据选择器74151功能表如表6-2所示。试用一片74138和一片74151实现两个3位二进制数 A、B的比较。要求: A=B时，输出F=1;否则，输出F=0。在图6基础上画出连线图，并标出使电路正常工作时 有用信号的电平。表6-1 74138功能表输入输出G1G*CBA丫。丫1丫2丫3丫4丫5丫6丫7X1XXX111111110XXXX11111111100000111

30、11111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110*GG 2AG 2B表6-2 74151功能表输入互补输出选通选择输入丫WES2S1S01XXX010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D60111D7D6D7七、(12分)异步清零同步置数的同步二进制计数器 74161的功能表如表7所示。由74161 和边沿JK触发器组成的可编程计数器如图 7所示，该电路改变预置数 ABCDE即可改变可

31、编计数器的模。1 .试说明模的变化范围；2 .已知时钟信号 CP的频率为fo,当ABCDE=10100时，推导输出信号 Q4的频率表达图7表7 74161功能表清零预置使能时钟预置数据输入输出RdLDEpEtCPA BC DQa Qb Qc QdLXXXXXXXXLLLLHLXXJA BC DABC DHHLXXXXXX保持HHXLXXXXX保持HHHHJXXXX计数试卷五参考答案五、1.(1)单稳态触发器，T触发器(2)电压传输特性，TTL反相器，CMOS反相器2.275 R 3303. F的波形见图A5六、Yi=Di, F= W , S2SiSo=a2aia0 CBA=b 2bib0, G

32、i=5V, G2A = G2B =0V E=0V七、1 0 N 322 fQ4 fo/22试卷六及其参考答案七、（15分）1 .将逻辑函数Y CD ABD ABC ABCD化为与非一与非形式；2 .写出Y A（B C） CD的最小项表达式；3 .解释“ TTL”的意思，TTL反相器与基本BJT反相器最大区别是什么？4 .将下列十进制数转换为二进制和二一十进制BCD码；（1） 20 1685. A/D转换器的精度有什么意义？ 一个 n位A/D转换器可以达到的精度为多少?八、（12分）设计一个2位相同数值比较器，当两数相等时，输出 L=0,否则为1。可 以用任何门电路实现。九、（12分）用7416

33、1设计下列计数器，试分别用反馈清零法和反馈置数法构成1. 5进制计数器；2. 168进制计数器。十、（12分）集成数据选择器 74151输出端Y的逻辑表达式为7YmiDii 0式中mi是CBA的最小项。1.将74151按图10 a电路连接，各输入端波形如图10 b所示，画出输出端 Y的波形。2,用74151实现逻辑功能Y ABC ABC ABCAoA2ABCE_rLrLrLrL rLrL(a)(b)图10111所示电路:十一、（12分）按时序逻辑电路的一般分析方法，分析图1 .写出各触发器的状态方程；2 .列出状态表、画出状态图和时序图；3 .分析该电路的功能。提示：可设初态 Q2Q1Q0=0

34、00。图11试卷六参考答案七、1. Y CD ABD ABC ABCD2. 将函数式写成Y AB AC CD填入卡诺图，如图 A7所示，根据卡诺图写出最小项 表达式m(3,7,1Q11,12,13,14,15)图A7九、1 .反馈清零法构成2 .反馈置数法构成89256共168个状态。CP 一CEP74161>CP QQ2PE QD3TC(a)3. TTL表示双极型晶体管构成的逻辑门电路。基本的 BJT反相器受基区内存储电荷和 负载电容的影响，开关速度不高。TTL反相器的输入级和输出级都可以提高开关速度，并提高带负载能力。4. (1)二进制为 10100, 8421BCD 码 10000

35、0 (2)二进制为 10101000, 8421BCD 码 1011010005. A/D转换器的精度用来说明转换的精确程度，常用分辨率和转换误差来描述转换精 度。一个n位A/D转换器的精度为满量程的1/2n。八、L (A B) (A。 J L L CR Dq Di D2 CEI°),电路图(略)。5进制计数器如图 A9 a所示。计数状态为 000100五种状态。168进制计数器如图 A9 b所示，t十数为 0101100111111111即从10011010CP(b)图A91 .输出端Y的波形如图A10 a所示。2 由于 Y ABC ABC ABC A(B C) ABC(A B)C

36、ABC ABC ABC ABC用74151实现逻辑函数Y ABC ABCABCm(1,3,4,5,6)ABC如图A10 b所示。ABCEA0A2Y1 i i ； rr-ri_HrLrhdilrLL_1I I I I_-nUJT-L-nE=11A20 Ao 0A21 A0 E=1C 10N 2 1JO12 34 5 67 eesddddddddY74HC151YL=ABC+ABC+ABC(a)图A10(b)1 .写出各触发器的激励方程为n nnnDOQ1 Q0D1Q0D2Qi代入D触发器的特性方程得各触发器的状态方程分别为n 1_n- nQoDo Qi QoQin 1 Di Q0Q2 1 D2

37、Qin2 .状态表如表 A11所示，状态图和时序图分别如图A11 a和b所示。3 .由状态图可见，电路的有效状态是三位循环码。从时序图可以看出，电路正常工作时，各触发器的 Q端轮流出现一个脉冲信号，其宽度为一个 CP周期，即ITcp,循环周期 为3Tcp,这个动作可以看作是在 CP脉冲作用下，电路把宽度为ITcp的脉冲依次分配给 Qo、 Qi、Q2各端，因此，电路的功能为 脉冲分配器或节拍脉冲产生器。表AiiQo I CP1QiQ2(b)图Aii试卷七及参考答案试卷七、选择题（每小题 2分，共i6分）6 . TTL与非门在电路中使用时，多余输入端的处理一般是（）。a.悬空 b.通过一合适电阻接

38、地c.通过一合适电阻接电源7 .欲用两输入与非门构成一个二一十进制译码器，最少要用（）两输入与非门。a. 16 b. 20 c. 28 d. 448 .用六管静态存储单元构成1024bit的RAM ,如果输出为 Y1Y2,则地址为（），MOS管的个数为（）。1. Ao A7b. Ao Ac. Ao A d. 4096 e. 6144 f. 8192七、（15分）设计一个将余 3BCD码转换为余3循环BCD码（修改的格雷码，“0”的 码组为“ 0010”）的码制变换电路。画出用与非门组成的逻辑电路图。八、（15分）试用74161和尽量少的门电路设计一个秒计数器，（在60秒时产生分进位信号）。试卷

39、七参考答案、6. c7. d8. b, e七、1 .设输入为 A、B、C、D,输出为 W、X、Y、Z,余3 BCD码转换为余 3循环BCD 码如表A7所示。表A7输入输出十进制数余3码余3循环码A B C DW X Y Z00 0 1 10 0 1 010 1 0 00 1 1 020 1 0 10 1 1 130 1 1 00 1 0 140 1 1 10 1 0 051 0 0 01 1 0 061 0 0 11 1 0 171 0 1 01 1 1 181 0 1 11 1 1 091 1 0 01 0 1 0用卡诺图化简得输出的逻辑函数表达式分别为W A, X AB AB , Y BC

40、 BC , Z CD CD2 .逻辑电路图（略）八、1.秒计数器应为 BCD码60进制计数器，即个位为 10进制计数器，十位为 6进制计数器。当个位计到 9时，再来一个脉冲，个位回 0,十位进行加1计数。因此，个位计到 产生置数信号，并控制高位片的使能输入端，在下一个CP的上升沿来后，个位清零，同时使十位加1。秒计数器如图 A8所示，C为在60秒时产生分进位信号。CPC1000010000图A8试卷八及参考答案试卷八一、(12分)二极管电路如图1所示，试分析判断 D1、D2导通、截止情况。假设 D1 D2为理想二极管，求 AO两端电压 Vao。七、(15分)1 .将逻辑函数Y AB C BC

41、BD写成与非一与非式；2 .写出Y A(B C) CD的反演式；3 .组合逻辑电路和时序逻辑电路有什么区别？有什么联系？4 .将下列十进制数转换为二进制数和二一十进制BCD码：(1) 10(2) 5985. 一个n位D/A转换器，可以达到的精度为多少？若一D/A转换器满刻度输出电压为10V,当要求1mV的分辨率时，输入数字量的位数n至少应为多少？八、(12分)图8所示是一双相时钟发生器。设触发器的初始状态Q=0。1 .分析该电路中555电路及周围元件构成什么电路；2 .画出555电路v3、vi及V2的波形;3 .计算该电路时钟频率。九、（10分）图9所示是用两个二进制计数器74161和一个D触

42、发器7474组成的电路,试分析该电路的功能。触发器输出信号Q与CP信号满足什么关系?CP10 0 0 0,JIICET CR D。D1 D2 D3TC1CEP74161(0)>CP Qo Q1 Q2Q3 PE10000,AIICET CRD°D1D2D3TCCEP74161(1)PE>CP Q0 Q1 Q2 Q31D>C17474十、（10分）用74138和JK触发器构成图10所示电路。1 .要使电路正常工作，请连接电路未完成部分；2 .当CP时钟端加时钟信号，JK触发器组成的电路具有什么功能；3 .电路中的 LED能否发光？ D0D7闪亮次序如何？试加以分析。（设

43、初始状态Q0=Q=Q2=0）+5VCP1J> Ci1KQo+5V1J> Ci1KQiQ1 nE1 E2 E3A2 A1Ao74138Y0 Y1 Y2 Y3 丫4丫5丫6 Y71J> Ci1KQ2Do，D1D2D31D4ID51D6D7图10十一、（12分）某单位举行竞赛抢答，每次参赛者三人。现采用三人抢答器，抢答器用 三种颜色的灯，以区分不同的抢答对象。 若每次只亮一盏灯， 表示抢答成功；若出现两盏灯 或两盏以上的灯同时亮， 或都不亮，则不能判断抢答对象是谁，判为抢答失败，需重新竞争。试用与非门器件设计一逻辑电路检测出抢答器失败信号。十二、（16分）分析图12所示时序逻辑电路1 .问该电路属于同步时序电路还是异步时序电路？2 .写出该电路的驱动方程、状态方程以及输出方程;3 .采用状态转换图方法分析该电路的功能;4 .画出该电路的