数字定时控制器

1、北京理工大学课程设计第一章 课程设计概述11 课程设计任务要求1）设计一个具有数字钟功能的数字定时控制器2）计时显示范围要求自00时00分00秒到23时59分59秒3）具有校时功能，可对小时、分、秒分别进行校准4）要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒12 使用仪器和元件1.使用仪器：数字电路实验箱、示波器2.使用元件：（列表）CD45183CD402811CD40812CD40712CD40691CD4015174LS160210 M120pf232.768 KHz晶振1第二章 方案设计2.1方案设计1) 秒信号发生器：通过石英晶体振荡电路，由单

2、片CD4060CMOS集成电路十四位二进制计数器/分频器可得到14分频的信号，用作矫正端的脉冲源。再用74LS160搭建一个2分频电路，完成第十五级，从而得到周期为1秒的秒信号，用作计时端的脉冲源，再用一片74LS160搭建一个2分频，得到半Hz信号，用作蜂鸣器的脉冲源信号。2) 走时电路：分和秒计数器都是模数为60的计数器，用4518双重BCD同步加法计数器芯片，采用反馈归零法实现秒60进制。选用4518集成芯片采用反馈归零法完成二十四进制，实现日常生活的24小时计数制。 3) 显示电路：选用CC4511BCD七段译码驱动器以及与其匹配的数码管B547RFF七段共阴数码管。

3、0;4) 校时电路：一个控制开关S用来实现“时”、“分”、“秒”的校准，采用CD4015双4位移位寄存器进行时钟对于时分秒校时的选择，开关处于正常位置分别接高电平“时”、“分”、“秒”计数器按正常计数。当将S置低电平进入校时位置时，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使小时指示每0.5秒计一个字达到快速校时的目的。同时，0.5秒的脉冲信号送入“分”计数器的置零端，使“分”置零，当“时”校准后，再按下开关S置“校分”位置，此时时位停止计时，和校时的原理一样，将0.5秒的脉冲信号接入“分”计数器的CP端和“秒”计数器的置零端，使“分”快速计数，同时，将“秒”计数器置零。当分校到合适

4、的数字后，按下S进行秒的校正，使0.5秒的信号进入“秒”计数器，此时“秒”计数器快速计时。待“秒”校准后，松开复位S，使其恢复置正常位置（高电平）。其中周期为0.5秒的脉冲信号取自分频器。另外开关S、在搏动时可能会产生抖动的现象，为了减少这种现象的发生可以在每个开关的两端各接一个电容以缓解抖动。 5)闹钟电路：其电路也应分为两部分，即控制门电路和音响电路， 其中控制门电路由5片CD4028和1片CD4081四二输入与门构成。用与非门实现逻辑功能，利用CD4518计时所得的时间连接CD4028BCD十进制译码器译码后连接蜂鸣器，对预选的时刻进行报时，把分个位、分十位、时十位、

5、时个位，秒十位、秒个位的时钟脉冲相“与非”作为控制信号，控制与非门的开断，从而控制蜂鸣器的响和停。2.2 系统原理框图数字式闹钟钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。图3.1所示为数字式闹钟的一般构成框图。第三章 EDA仿真分析3.1 测量信号的产生与设计采用频率为32768HZ的石英晶体，Rf为（10 M）,反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态，电容C1与C2共同构成2型网络，完成对振荡器频率的控制，并提供必要的180度相移，最后输出f=3

6、2768HZ，将这个脉冲信号输入到CD4060组成的脉冲震荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为32768/214=32768/16384=2HZ，再经过二次分频，得到1HZ的标准信号脉冲，即秒脉冲。3.2 计时电路的设计CD4518功能： CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。 CD4518引脚功能(管脚功能)如下： 1CP、2CP：时钟输入端。1CR、2CR：清除端。 1EN、2EN：计数允许控制端。1Q01Q3：计数器输出端。 2Q02Q3：计数器输出端。Vdd：正电源。Vss：

7、地。计数原理:时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器 .十进制的分、秒个位用CD4518的10分频就可以达到，而6进制将十位的Q1Q2Q3Q4经过一片CD4028后，将Y6输入到CD4518的清零端就行。二十四进制也是类似，要将时的十位的Q2Q3经过一个与非门，然后输入到时的个位和十位的清零端，实现二十四清零。十进制进位，只需要将秒、分、时的个位的CD4518的DCBA与CD4028的Q3Q2Q1Q0相连，将CD4028的Y0输出

8、到对应十位的CP端即可，然后是秒到分，分到时的进位电路设计，只需要将对应的秒、分CD4028的Y6输出到分、时十位的CP端，即可实现进位。60进制反馈清零电路：24进制反馈清零电路：十进制进位电路：六进制进位电路：3.3 校时电路的设计一个控制开关S用来实现“时”、“分”、“秒”的校准，采用CD4015双4位移位寄存器进行时钟对于时分秒校时的选择，开关处于正常位置分别接高电平“时”、“分”、“秒”计数器按正常计数。当将S置校时位置时，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使小时指示每0.5秒计一个字达到快速校时的目的。同时，0.5秒的脉冲信号送入“分”计数器的置零端，使“分”置零

9、，当“时”校准后，再按下开关S2置“校分”位置，此时时位停止计时，和校时的原理一样，将0.5秒的脉冲信号接入“分”计数器的CP端和“秒”计数器的置零端，使“分”快速计数，同时，将“秒”计数器置零。当分校到合适的数字后，按下S进行秒的校正，使0.5秒的信号进入“秒”计数器，此时“秒”计数器快速计时。待“秒”校准后，松开复位S，使其恢复置正常位置。其中周期为0.5秒的脉冲信号取自分频器。 3.4 数字闹钟电路的设计由5片CD4028和2片CD4081四二输入与门构成。5片CD4028的输入Q3Q2Q1Q0分别对应时十位，时个位，分十位，分个位，秒十位数码管的DCBA，先将前四片CD4028对应的输

10、出经过与门后，与秒十位的CD4028输出相与后，再与闹钟信号相与，输出机制蜂鸣器，即可在对应时刻实现要求预选时刻到达时被控对象连续响10秒，蜂鸣器在10秒内断续鸣叫5次，即响1秒停1秒。 3.5 整体仿真 将各个器件整体连接，实现了定时，计时，校时以及闹钟的功能，经过老师的验收成功，可以进行实际的搭建与调试。（晶振和蜂鸣器有所改动，一切以实物连接为准）第四章 调试与结果分析仿真结束后，开始搭建实际电路。（我们用小灯来代替蜂鸣器） 在搭建实际电路时，遇到了很多具体的问题。问题如下：1. 个别芯片实验室存量不足。2. 芯片数量过多，布线相当困难。3. 模块过多，互相之间有联系，牵一发动全身。4.

11、芯片管脚悬空不是高阻状态。5. 函数发生器与实验箱的地电平不同。6. 部分线路有短路，断路现象。7. 线路之间的电磁干扰。对于上述问题，我们都尽可能得予以解决。1）对于个别芯片存量不足的问题，我们采取了使用相同或相似功能芯片的办法。比如，一开始我们打算使用74LS160作为十进制计数器，但是实验室没有那么多的74LS160，所以，我们使用了CD4518代替，作为2分频的CD4013不足，我们就使用了CD4518代替等等。功能上是可以代替的，但是TTL芯片和CMOS芯片毕竟电平不同，可能给电路增添了很多的隐患。2）这个实验，我们一共用了超过20片芯片，而面包板和实验板空间所限，使得芯片的布局和布

12、线变得格外困难，特别在我们使用了CD4518作为十进制计数器之后，布线就更加是个问题，因为没有自带进位端。对于这个问题，我们只能尽自己的可能选用短线，减少大长线的链接，不过这样带来的问题就是改线变得比较困难。3）这个问题是大型电路实验都会遇到的问题，对于这个问题，我们就是一步一步得搭建模块。比如，先搭好计时模块，信号源用函数发生器代替；先搭好十进制进位，再去搭建六进制进位等等。虽然这个办法比较慢，但是免去了调试时找不到错误的麻烦。4）因为有些芯片的管脚不需要全部使用，所以图接线简单，我们就干脆不接。结果发生了很多意料之外的错误。在错误排查的时候，我们用万用表测量该管脚时却发现不是高阻状态，而是

13、有电压的，这样才会产生错误。所以，最好一定要将所有的管脚，特别是输入管脚全部使用，尽量不要悬空。5）在逐渐搭建模块的时候，我们使用的是函数发生器当做信号源。但是搭建到后来，发现原来搭建好的模块不能使用了。在排查了很久之后，才发现是函数发生器和实验箱不能共地。所以，后来，我们只得使用实验箱自带的脉冲源作为代替，之后又做的晶振处理。6）为了解决布线困难问题，我们使用了很多短线，结果因为实验箱的数码管离面包板很远，所以很多时候，线与板之间接触不良。在调试的时候，给我们造成了很多麻烦。还有很多的线头断在了面包板中，使得有些线路短路了。对于这种情况，我们只能使用另外的插孔。7）最后一个问题是最难解决的问

14、题，实际上到最后我们也没有解决，所以有时候电路会出现一些特别的错误。但是在电路重启之后又没有这样的错误，对于这样的问题，我们只能归结于电路中的电线间的电磁干扰，毕竟到最后整个面包板上都步满了线路，线路之间的电磁干扰特别严重，这个问题只能够我们在后来的学习工作过程中再想办法解决吧。第五章 心得体会为期一周的课程设计结束了，感觉这几天从选择课题，到查询数据手册，以及翻阅曾经学过的数电课程，然后开始进行EDA仿真，我和组员经过老师验收以及方案的抉择，最终选择出最好的方案，在进行实际连线操作时，又遇到很多芯片和我们仿真所需的不一样，信号脉冲需要搭晶振产生，这就需要我们去进行应对，这次也是锻炼了我的这种冷静判断思考并作出决策的能力。在进行连线时我们也是一部分连线，再一部分一部分进行检测实验