半导体制造手册CHAPTER3半导体硅基片制造

1、CHAPTER 3 半导体硅衬底制造3.1 简 介 以硅技术为基础的半导体电子产品以指数增长是众所周知的。使得这些技术非凡进展并按摩尔定律发展的一个根本的因素是由于硅独有特性。在本文中将介绍一个硅衬底技术的概述。接下来是一个硅关键特性的简短讨论，硅的这个关键特性使其成为非常好的半导体材料，且将探讨硅晶圆制造的方法。本章节的主要部分是讨论各种半导体衬底材料，这些材料或者是目前应用的，或者考虑到延长摩尔定律的。硅晶圆或硅衬底是最常用的制造各种有源电子器件的半导体产品。使用半导体硅衬底作为无源和半无源器件材料是日益流行的趋势。虽然，不承担器件或电路的电子功能，但会作为低成本高用量的衬底材料，比如作为

2、硅薄膜或其他半导体材料、光电材料、磁性材料衬底。未来这种应用趋势可能会广泛，因为那些高成本、大尺寸的衬底材料不容易生产，但硅衬底与晶圆粘接或生长外延层会相对容易。这种方法也有可能用来结合硅的电子功能，例如，砷化镓或磷化铟光电材料的光学功能。3.2 硅衬底材料的关键属性 硅享有使其成为普片的半导体材料的许多无与伦比的属性和特性。然而在这个简短回顾中这些特性详尽的讨论是不合适的，所以下面简要的回顾下硅的主要特性。3.2 半导体基础和基本材料。 电子和热特性 表3.1列出了决定硅电属性的相关属性。表3.1 硅电子功能。物理性质带隙，eV1.45相对介电常数11.7热导率，W/cm-K1.45晶格电子

3、迁移率，V/cm21350晶格空穴迁移率，V/cm2480击穿电场，V/cm3 X 5e10 可获得性硅是在地壳中排第二的丰富的元素，它与石英岩的氧化物是最常见的用来萃取工业硅的硅矿石。 工艺性大概硅最引人注目的地方是复杂的制造技术，这种技术已经开发使天然硅矿石转换成非常高质量、大面积的当前先进半导体产品的单晶硅衬底。多年来，两个主要的发展方向是晶圆内重金属含量持续降低，以及使用先进的光刻技术，实现更小尺寸电路印制所需要的晶圆平整度不断进步。3.2.4 晶圆直径提高制造业的生产效率的必要性是增加晶圆的直径。随着晶圆面积超过两倍的增加，晶圆制造的成套设备成本也增加30%40%。因为要处理将生长更

4、大尺寸的晶棒，所以单位面积成本降低了30%50%。 由于要解决更大直径的晶棒生长及开发出整套晶圆加工设备等问题，晶圆直径的增加耗费了十年左右的时间。从150mm直径的晶圆转换成200mm的晶圆开始在1990年，最初转换到300mm晶圆是在1999年迟疑不决地开始并且目前正在加速推进。国际半导体技术路线图（ITRS）项目接下来要在大约在2011年到2012年要将晶圆转换到450mm，从300mm转换用了大约10年时间。然而，随着如此大的多元硅块低成本高效率增长的新的物理条件限制转换到450mm的多元硅块是一个重要的阶段。稍后本章将进一步讨论。 成 本 在150mm向200mm直径的晶圆转换时，硅

5、片的单位面积成本基本没有什么变化。然而，转换成300mm单位成本相对于200mm晶圆大致增加了50%75%。这些都是由于设备成本增加了，比如拉单晶硅设备，以及生产效率降低，尤其是晶棒生长的速率因直径的增加而降低。尽管在总成本基础上较大直径晶圆的较高的成本，但是转换到更大的晶圆能够获得更高的经济效益。例如，用300mm晶圆生产出数量2.5于200mm晶圆所能生产的集成电路数量，单片制造成本（包括原料和固定资产）仅增加了不到1.5倍。3.3 硅晶圆制造基础本书里有很多关于硅晶圆制造制程的资料。在此，在这里仅仅简短的讨论制造制程。硅晶圆制造的原材料是高质量的半导体多晶硅，通过使用碳电弧炉减少石英岩中

6、的石英制造的。由此 产生的冶金硅材料通过一系列卤化和分馏过程被净化得到半导体硅。通常硅用一个流化床与无水HCl作用 转换成三氯硅烷。当无水HCl与冶金硅反应时，会产生许多反应物。这些反应物包括SiHCl3，SiCl4，H2， 和一些金属卤化物，如AlCl3，BCl3，和FeCl3。三氯硅烷被略微蒸馏从杂质卤化物得到一个非常高纯度的化合物。三氯硅烷经由装有加热棒（有时是钼金属）的反应装置与氢气反应后热分解为硅和HCl。最终生成的多晶硅棒材被碎化为小块，投入坩埚用于拉出硅单晶。广泛应用的单晶硅生长工艺方法是CZ法或称为直拉生长法，即在大气环境受控的反应室中将半导体级的多晶硅在坩埚内熔化后生长硅锭棒

7、的工艺过程。小于1cm的籽晶与熔化的硅夜面接触后缓慢地垂直拉出，然后与之接触的硅液体固化为单晶。在此过程中温度始终受到精确控制，比如硅晶体固化自身会使温度升高，因而输入系统的功率要降低来做出补偿以确保温度稳定。另一个重要的工艺是实现无晶格位错的单晶，在最初的一小段晶棒拉出后，缩小晶棒然后再增大晶棒的直径。在晶棒的这一段直径变小，称之为颈缩，会产生热冲击将晶格位错从单晶中引发出来，从而使接下来生长的部分没有位错。晶棒的期望直径是逐渐达到的，因为要防止内应力并控制直径。此后晶棒以期望的直径生长拉出，直拉的速率是迅速加快的。图3.1所示为一个当今300mm硅晶棒。图3.1 300mm晶棒的一个实例。

8、从右边开始是籽晶，然后晶棒直径逐渐增大到完整尺寸。左边是晶棒在拉出时的最后部分。将籽晶端和尾端切除后的正圆柱体晶棒通过无心磨达到准确的直径，并切成晶圆片在晶棒生成以后，其籽晶端和尾端由于直径太小不合规格要求而被切除，随后棒用无心磨加工成要求的直径，并用X射线技术判定晶向后在晶棒上磨出定位豁口（有时是平面）。这时候，将晶棒用多线锯切割为许多片晶圆，在经过进一步打磨、精磨和抛光等一系列工序，以制造出最终高质量的晶圆硅片。后续的芯片制造是高度自动化的强调晶圆表面颗粒和平面度等质量特性的加工过程。3.4 硅衬底材料 硅晶圆在过去的二十多年里有了重要的发展。这些发展有两个方向，一是晶圆直径的发展（现在的

9、直径是先进的300mm晶圆），二是更高的加工复杂程度来满足市场对更多功能性的需求。图3.2显示出了硅衬底在以上两个方向的发展路线。本节会对这些发展路线进行论述。图3.2 硅晶圆进展路径示意图，晶圆直径增加受制造经济效益的推动，功能性的增多是新片有了新的性能。3.4.1 硅作为一种有源的衬底材料非常多的种类的半导体器件是用抛光硅衬底晶圆制造出来的。这些器件包括分立器件，如三极管、功率元件及射频器件。另外，更重要的种类是动态随机存储器（DRAM）。如大家所知，硅晶圆在拉单晶的过程中被可操控地掺杂，且在后续的复杂器件和集成电路的制造过程中，可以有选择性地进行气态掺杂或离子注入掺杂。抛光硅晶圆在分立元

10、件和集成电路的制造中是成本最低的衬底材料。要使硅晶圆可用于制造尖端集成电路，需要在半导体生产之前进行预加工处理，以便改善晶圆的表面特性和次表面特性。由于单晶硅的生长是从石英坩埚内的熔化硅而来，因而在此过程中不可避免地会从石英中解析出氧，混在单晶硅内。在晶圆切割和抛光成型后会有氧分布在本体和表层中。氧会产生以下作用：l 氧填隙原子对硅元素是施主杂质，因而会改变硅材料的电特性。退火工艺可以使晶棒内的氧从填隙离开，电激活后定位在硅晶体上，这样做会消除电性影响。在晶棒生产之后的下一工序通常是退火。l 在晶圆表层的氧会对浅性p-n节和硅-二氧化硅分界面有不利作用，造成额外漏电、过早击穿、损害删氧薄膜的完

11、整性和改变晶圆的全面电性参数。l 当氧转化为氧淀积物（二氧化硅）时，可作为吸引并捕捉晶圆内部快速扩散金属的吸收因子。然而，这些氧淀积物不能在表层存在，否则会对器件的电特性带来严重的后果。除氧之外，另一个要注意的缺陷是源于晶体的微粒或凹坑（COPS）。COPS是硅溶液在固化过程中的伴生产物，是硅晶体空位或空位簇的聚合体。图3.3是在射电显微镜下看到的典型COPS缺陷，是一种微米大小的有晶体轮廓面的空穴。如果空穴贯穿晶圆表层，看起来像是微笑的表面凹点。这回对金属氧化物半导体场效应晶体管（MOSFET）的绝缘栅平整度造成影响，而MOSFET是组成集成电路如DRAM和逻辑器件的最基本单元。图3.3 晶

12、圆内COPS的射频电子显微照片。这些凹坑或空穴经常由晶体面围合而成为处理COPS和氧带来的问题，抛光后的晶圆常常用氩气或氢气环境下的升温进行退火。退火可有双重效果。第一，氧和COPS会从硅晶圆的表层（深度以微米计）消除掉，深度由退火条件而定。氧的去除是由于热外扩散，COPS的去除是因为空穴的收缩和最终消失。如果在制程中用氢气代替氩气，以上两个过程可以大大加快。第二，在晶圆内部的氧淀积物会形成二氧化硅微粒，可起到中金属元素吸收因子的作用。正因为如此，用于最先进集成电路制造的抛光硅晶圆不是一种均质材料，而是一种表层与本体特性不同并经过工艺处理而得到的材料。缺陷工程学方法已得到了很好的发展，因而可用

13、来实现无缺陷的高质量晶圆表层，即有源器件所在的区域；在晶圆其余部分由二氧化硅微粒分布在硅本体当中，形成了二相结构的材料，请参见图3.4中的示意图。图3.4 上半部分示意图为晶圆内分布着氧化物微粒和COPS；下半部示意图为晶圆的表层和内层： 表层是高质量无缺陷氧器件层，内层是有氧化物淀积微粒的衬底，可吸附有害重金属 外延晶圆 随着COMS电路的出现和广泛应用，以及采用更薄的栅氧薄膜和轻量掺杂等技术的迅速升级，抛光硅晶圆已经不能满足日益先进的电路制造要求。因而，外延晶圆成为当今制造诸如微处理器这类先进逻辑器件的主流材料。外延晶圆是在抛光硅晶圆之上生长一层硅薄膜。它可以有不同类型的导电性，更常见的是

14、硅衬底用CVD方法（化学气相淀积法）淀积有不同电阻值的薄膜。这是一种非常先进的技术，用高度自动化的生产设备在1微米到数微米厚度的外延膜上制造出集成电路。在外延的淀积过程中，氢气和硅烷的混合物气体通过化学气相热淀积法将硅淀积在晶圆表面，在此过程中硅烷被氢裂化产生硅淀积层。使用外延晶圆制造集成电路有以下几个原因：l COMS器件的常见失效模式是“闩锁效应”。在有pnp纵向或npn横向并排组成双极型结构时，晶体管开通并过流，造成器件不能工作。为了避免闩锁效应，在重掺的衬底上用轻掺的外延层来做出集成电路是有效的方法。重掺消除了硅衬底内游离电荷载体的产生。更进一步，重掺衬底对避免集成电路发生软错误有利。

15、软错误是有微粒的干扰造成的，如有辐射的包装材料或者宇宙射线产生不必要的电荷造成晶体管开合状态的混乱。l 外延层可实现硅晶圆高质量的单晶硅层来符合半导体集成电路的制造。由于当今集成电路上的基础元件做在晶圆的外表层（厚度小于1m），所以表层单晶硅的质量对制造出拥有优异性能高良品率的产品至关重要。在单晶硅片表面上气相淀积出来的硅外延层比融化拉制硅晶的质量更好。外延层有着优异的表面质量，如掺杂的均匀程度和对电阻值的控制。l 外延晶圆的第三个优点是可以实现衬底材料和外延层的交大电阻值差。比如，衬底的电阻是0.005 ·cm，在其之上的外延层电阻可达到大约1·cm。通常用硼元素中掺的衬

16、底和起到多种作用。衬底中掺后可以抑制闩锁效应的失效。高浓度的硼可作为金属元素的吸收介质。重掺的衬底会抓获铁离子，造成强附溶效应，从而将有害金属从外延层除去。在衬底内氧成分的大浓度配合外延积和晶圆后加工中的退火效应形成氧淀积物，增强了这种附溶效果。因晶圆顶层的外延层用气化淀积工艺形成，所以在外延层内是没有氧及其淀积物的。重掺的衬底可以防止集成电路受到静电放电（ESD）的损伤。ESD是由游离电荷使集成电路遭到破坏的一种现象。重掺的衬底可以使游离电荷通导，从而避免了ESD损害。图3.5显示了在外延晶圆上制造的一个CMOS晶体管截面图，给出了外延晶圆的各种品种特性。图3.5 在外延晶圆上CMOS电路的

17、示意图 绝缘体硅外延晶圆最初由Noyce和Kilby构想的集成电路概念是在同一块硅上将多个晶体管结构做在一起，晶体管之间用反向p-n节隔离开，这一技术称为结隔离。随着集成电路的尺寸缩小和功能增强，结隔离技术已不胜任。主要原因是这种p-n结会引起较大的电容值从而阻滞晶体管开关速度，也会产生过多的漏电流，并且此技术的p-n结太占用地方。因此高性能芯片运用了新的绝缘隔离技术，也就是浅沟槽隔离技术，在晶体管周围刻蚀出的浅沟槽里填入二氧化硅。后来这一绝缘隔离技术从原先的二氧化硅包围晶体管来绝缘，演变为个氧化层方在晶体管下面来绝缘隔离。在晶体管下绝缘层的使用导致绝缘体衬底硅外延（SOI）晶圆的出现。SOI

18、晶圆的外延层和衬底之间是一层氧化薄膜。承载电子元件的外延层厚度是依照芯片电路设计决定的，并且有越来越薄的趋势。绝缘体衬底硅外延晶圆有以下优势：l 由于有效隔绝了衬底游离电流，使得器件能够使用低于1V的工作电压。l 使器件有能力运行得更快，因为不再需要“注入阱”结构，同时源/漏结的底部以SOI氧化层为底部边界。l 由于降低了漏电流，使得芯片能在更高的工作温度下运行。l 因低工作电压和漏电流小而有更低的功率能耗。l 因为器件层与衬底被绝缘层隔离开，从而可以减少寄生电流、防止离子和更强射线带来的芯片故障（如软错误）l 在栅极长度大约为25mm甚至更小时，在沟道部分由栅极诱发的电场将干涉源/漏极的电场

19、，这样会降低晶体管性能。经研究证实在薄膜SOI结构中可以大大降低甚至消除这种短沟道效应。超薄SOI通常是解决短沟道效应的有效方法。l 芯片器件的设计基于SOI，可以使制造更加容易，从而使加工成本降低。图3.6比较了传统基于外延的CMOS结构和基于SOI的CMOS结构。近期采用SOI晶圆的可能应用在不断扩大。图3.7列出了这些基于SOI晶圆的集成电路产品的应用。将晶圆顶部的器件层与硅衬底电绝，并且将器件层做的很薄（接近结的深度），会有很多优点。SOI晶圆制造过程 这些年来，人们提出了许多制造SOI晶圆的方法。本书不会讲述所有的制造方法，但会讲解最先进且已量产的两种方法。本章引用的文献可以作为读者

20、进一步研习其他晶圆制造方法的资料。以下介绍这两种制造方法。1. SIMOX工艺 SIMOX代表了用氧注入将硅分离，也就是使用高能量离子注入设备将氧注入到硅晶圆内部，从而在硅晶圆的表层之下有一层氧化埋层（参见图3.8）。此技术在注入氧离子后用高温退火法促进氧与硅反应形成氧化硅埋层。在硅晶圆表层下注入的氧浓度通常为10171018cm-2。在氧离子注入后，晶圆经过大约1350的高温退火，从而促进而氧化硅埋层生产。在提高晶圆硅表面质量方面，开发了很多技术工艺。开发的其他工艺包括升温过程中注入氧离子，以达到降低缺陷程度的目的；注入后的氧离子热扩散进而提高氧化层的完整性和界面特性。2. 晶圆键合及硅层转

21、移 第二种制造SOI晶圆的方法是将单晶硅薄膜键合到氧化后的衬底（参见图3.9）。这种方法比SIMOX工艺更灵活，以及允许硅顶层和氧化绝缘层的厚度范围更广，并且可以使用其他绝缘材料（比如钻石）以及单晶硅之外的低成本衬底材料。层转移工艺方法取决于两种关键技术：（1）两片硅晶圆的键和工艺能力；（2）将很薄的硅薄膜从硅衬底本体分离开先用氢离子注入法在硅表层下产生一层二维的微空洞，随后热冲击法或机械法将表层硅薄膜从本体分开。SOI晶圆制造中主要的问题是量产成本，其单价是外延晶圆的510倍。如果价格可以降低到与外延晶圆相当，则SOI的产品应用和实际利用会激增。降低制造成本需要制造方法上的创新和变革。另外，

22、晶圆键合和硅层转移工艺适合于与更广泛的新材料相结合。可以将相异的材料键合到标准的硅衬底上，能够使光学、光电、数字、模拟和记忆体等功能得以实现。可以与标准硅衬底键合的相异材料是硅、砷化镓、碳化硅和磷化铟等。3.4.4 张力晶圆增强晶体管在开关速度方面性能的目标现在已经通过缩小实现了，比如减小晶体管栅极尺寸而使源极和漏极之间的间距大大缩小。伴随沟道缩小的是栅氧膜厚的减小。然而，对于100nm以下的MOSFET，明显的短沟道效应由栅极促发沟道内的电场与源-漏极电场相抵触，从而造成晶体管性能降低，是沟道长度的进一步缩小变得更加困难。另外，随着栅氧膜厚减小产生的直接穿透效应和反型层电容，造成了向更薄氧化

23、层发展的限制性。这些问题的解决办法是发展高介电常数的材料用做栅极绝缘，可以比二氧化硅介电层更厚。为达到更高驱动电流和更低工作电压，方法是开发新加工工艺提高晶体管沟道内电子和空穴的迁移率。因此，受到关注的技术是使用张力晶圆来提供高迁移率。经研究发现，在晶圆表面平行的方向上诱导拉伸应变将使电子和空穴的迁移率提高很快。在沟道内引入压应力也会提高空穴的迁移率。在硅材料中引入拉伸应变的方法之一是在硅衬底上生长不对称异质外延（硅-锗），然后在其之上在生长硅薄膜。因为硅-锗外延形成时会与硅衬底的晶格错位，所以此时的硅-锗层有应力。硅-锗层是分段的，顶部无应力，只是有与硅晶格的错位。在无应力的硅-锗层上生长硅

24、膜时，由此产生的硅在表面有拉伸应变。拉伸应变会改变原子的能带结构从而提高电子的迁移率。当锗的含量是20%的情况下，电子的迁移率可从1.6提高到1.8。图3.10（a）显示了用硅-锗外延硅晶圆制造的MOSFET的截面图。目前存在将张力晶圆与SOI晶圆结合的趋势，从而实现这两种技术的优势。图3.10（b）为SOI结构张力晶圆的示意图。尽管使用硅-锗中间层是一种引入张力的方法，氮这是整个晶圆的层面上实现的。另外一种方法是在芯片的制造过程中选择性地将张力引入到晶体管的沟道内。此类方法包括以下几种实施方案：(1)利用各层材料间的不同热膨胀系数，比如氮化硅薄膜，在晶体管沟道引入张力；(2)改变钱沟槽隔离的

25、工艺；(3)在晶体管的源-漏极区用硅化物膜引入张力。此类方法有很多优于硅-锗晶圆法的性能，例如在芯片制造过程中有更佳的可控性和更低的成本。先进的技术发展现状还没有明确显示到底哪类方法是主导。3.4.5 使用硅最为衬底的新导方法硅材料的主要优势是能够用于制造高品质、大尺寸、合格价格的硅晶圆。没有其他半导体材料可以在可用性、经济性和可行性等方面与硅材料相比。因此，新的趋势是将硅作为其他有着不同电特性的昂贵或小面积晶圆的衬底。这些是在本书前面没有阐述的新方法。硅外延是首例将两种不同特性的材料层结合在一起的方法，顶层的外延层与衬底有不同的电率和传导类型。将此方法推广应用从而产生了SOI晶圆以及用硅-锗

26、异性外延形成的张力硅层。晶圆键合技术的重大进步是能够将不与硅晶格匹配的材料结合。这些材料的热膨胀率与硅不同，却与硅没有化学或物理相关性，也没有亲和性。尽管如此，实现可靠的晶圆粘接任需要考虑一下几个重要条件： l 与硅键合的材料要在键合温度和后续加工过程中保持物理状态稳定。l 为达到良好的键合质量，两种要键合的材料必须要有优异的表面质量、平面度、平整度和洁净度。l 在硅衬底材料和键合材料之间的二氧化硅薄膜有助于实现好的键合质量。l 很显然，当两片要键合的晶圆直径相同时，键合工艺是最可行的。但是，对于一些材料（光电材料）是不可行的。例如砷化镓、磷化铟、锑化铟等材料无法像硅一样制造出大尺寸的晶圆，因

27、为这些材料的单晶生长技术相对落后。因此，需要研究如何将小尺寸晶圆与大尺寸硅晶圆键合，从而使常规的芯片制造工厂可以加工复合晶圆。在考虑如何提高载流子迁移率的背景下，有一种材料引起了我们的注意锗。与硅元素相比，锗有较小的载流子转移质量和更低的能级差。这些会导致更大的激励电流Ion和台下漏电流Ioff。由于台下漏电流的增大，锗与硅结合必须用SOI或GeOI构造，也就是说，在硅衬底和顶层锗之间有一层氧化膜。热量问题 先进的逻辑电路产品拥有更大的晶体管密集度，随之带来的问题是电路的能耗和工作温度的增大。对于高性能微处理器要特别处理局部过热点的问题。通常，局部过热点位于电路中心，称为火球区。局部过热会限制

28、产品的性能。因此需要具有将局部过热点的热量分散的方法，从而使得芯片的峰值温度接近于平均温度。一种称为SOD（硅-钻石）晶圆的技术被提出，该技术奖CVD合成钻石薄膜嵌入到硅晶圆上。钻石的热传导率在人类已知的材料中最高，将钻石膜置于紧靠晶体管的下面是最有效的分散局部过热的热点的热量的方法，从而使芯片达到更佳性能并具有更好的可靠性。参考文献17详述了制造SOD晶圆的一种方案。钻石与硅结合是硅与其他材料增强的例子之一。3.5 硅衬底制造中的关键问题和挑战制造硅衬底的主要问题和挑战可以大致分为如下情况：1. 为了赶上晶圆量产技术的发展规律的需要，提高晶圆质量（如缺陷和平面度）是一个持续推动力。并且，受到

29、应用界面和半导体制造商的重视。2. 如国际半导体技术发展路线图（ITRS）所规划，推动向更大晶圆发展。3. 以下技术是业界研究的主题：非硅材料与硅结合SOI晶圆为之发展前沿；其他的技术或材料如张力晶圆、硅-锗晶圆和化合物-硅半导体。以下将讲述硅晶圆的质量和产量问题3.5.1 晶圆质量 在过去的十五年里，业界在降低晶圆的微粒大小和密集度方面取得了巨大进展。微粒源于有机或无机外来物，或者源于晶棒内的COPS，同时，也与技术换代相联系。根据国际半导体技术发展路线图(ITRS)，晶圆上微粒的大小与半导体技术换代的关系是平行的，比如晶体管的关键尺寸大小代表了半导体制造技术的时代。例如2004年的最先进产

30、品要求晶圆上的微粒规格为90nm，是因为当时的尖端产品是用90nm技术制造的。微粒的尺寸将会紧随ITRS而显著缩小。另外一个重要的晶圆参数是平面度。这些年一直强调的是部位平面度，是指在晶圆上硅锭部位内的平面度，大小是步进光刻机进行光刻的面积。典型的部位大小规定为25nm x 25nm。当更多同步扫描光刻机投入产出后，部位的大小规定为32nm x 8nm。晶圆表面的部位平面度变差可导致光刻中对焦失败。在参数指出了在数十毫米区域内的表面高度变差。另外一个单独的参数叫做高度地形差，即在晶圆表面0.510mm范围内的平面度变差。这些平面度的超差会通过以下两种方式造成工艺加工和良品率等问题：局部平面度超差会使CMP后的氮化膜或氧化膜产生厚度的局部差异；第二个影响是表面高度超差会产生光刻胶厚度差和焦距偏差，从而导致关键尺寸（CD）变化，并随之引起器件电性能参数漂移。图3.11显示了高度地形差及其对C