四位二进制加法器课程设计

1、长 安 大 学电工与电子技术课程设计四位二进制加法器专 业 _ 汽车服务工程_ 班 级 2011220601 姓 名 户亚威 指导教师 杨东霞 日 期 _27 _目录一、题目名称···································&

2、#183;·········2二、技术要求·······································

3、·····4三、 摘要及前言··········································4四、 总体设计方

4、案的论证及选择····························41、加法器的选取···················&#

5、183;·························42、译码器的选取·······················

6、;······················43、数码管的选取··························&#

7、183;··················5五、 设计方案的原理，总体电路图···························51、总体原理图&

8、#183;···············································52、总体接线图·

9、;···············································6六、 单元电路设计，主要元器件选

10、择与电路参数计算···········61、数据开关设计····································&

11、#183;········62、加法器设计········································

12、;·······73、译码器设计·········································

13、83;·····84、数码管设计···········································&

14、#183;···11七、 元器件清单·········································12八、 收获与体会··

15、;·······································12九、 参考文献·········&#

16、183;·································13十、 评语···············&

17、#183;································2一、 题目名称四位二进制加法器二.技术要求1.四位二进制加数与被加数输入2.二位数码管显示三、前言及摘要四位二进制加法器的设计包括：1、四位二进制加数和被加数的输入，2、两个数的相加运算及和的输出，3、将

18、两个数的和通过译码器显示在数码管上。二进制数的输入可以通过数据开关实现，用加法器可以进行二进制数的加法运算。两个四位二进制数相加后的和在十进制数的030内，其中产生的进位和对十进制数十位的判断和显示是重点和难点，这需要通过译码器来实现。对数据译码后即可用合适的数码管与译码器相连，显示数据。四、总体设计方案的论证及元件选择1、加法器的选择在数字系统中，经常需要进行算术运算，逻辑操作及数字大小比较等操作，实现这些运算功能的电路时加法器。加法器是一种逻辑组合电路，主要功能是实现二进制数的算数加法运算。加法器有两种基本类型：半加器和全加器。半加器是指对两个输入数据位进行加法，输出一个结果位和进位，不产

19、生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。全加器是实现两个一位二进制数及低位来的进位数相加，求得和数及向高位进位的逻辑电路。根据加法器的工作速度选取超前进位加法器。在本设计中选取全加器74LS283。2、译码器选择译码是编码的逆过程，是将二进制代码按其编码时的原意译成对应的信号或十进制数码。译码器是组合逻辑电路的一个重要器件，可分为：变量译码和显示译码两类。变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD译码。显示译码主要解决二进制数显示成对应的十或十六进制数的转换功能，有七段译码器和八段译码器，此处选择74LS247，控制共阳极数码管。3、数

20、码管的选择数码管数一中发光半导体器件，基本单位是发光二级管。数码管按段数分为七段和八段数码管，按发光二级管的连接方式分为共阳极数码管和共阴极数码管。共阳极数码管是指将所有发光二级管的阳极接到一起形成公共阳极，使用时将公共 阳极接到+5v，当某一字段发光二级管阴极为低电平时，该字段点亮，为高电平时就不亮；共阴极数码管是将所有发光二级管的阴极接到一起形成公共阴极，使用时公共阴极接地线，当某一字段二极管的阳极为高电平时，该字段点亮，为高电平时就不亮。上述选取的74LS247译码器，为了与该译码器配用，因此选取BS204数码管。五、方案的原理图和总体电路图1、原理图2、电路图六、单元电路设计，主要元器

21、件选择与电路参数计算1.数据开关设计本设计中共用到8个数据开关，用图示四个数据开关来控制加数A3，A2，A1，A0的输入。同理，被加数的输入也如下图所示用到四个数据开关，不再作图说明。2、加法器设计74LS283是由超前进位电路构成的快速进位的4 位全加器电路，可实现两个四位二进制的全加。其集成芯片引脚图如上图所示。加进位输入C0 和进位输出C1主要用来扩大加法器字长，作为组间行波进位之用。由于它采用超前进位方式，所以进位传送速度快。74LS283逻辑说明：设有两组数据输入端A3，A2，A1，A0，B3，B2，B1，B0和进位信号输入端C0，和信号有S4,S3,S2,S1及进位信号C1输出。八

22、个输入端分别接一个数码开关，五个输出端接译码器。74LS283引脚图74LS283真值表A3 A2 A1 A0B3 B2 B1 B0C1S4 S3 S2 S10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 00 0 0 00 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10000000000 0 0 00 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 13、译码器设计（1）译码器X的设计该译码器有

23、五个输入端，八个输出端，用于实现将74LS283输出的五个信号进行译码，转换为八位8421码输出至下部分的电路。其逻辑状态表：十进制数输 入输 出C1S4S3S2S1Y4Y3Y2Y1X4X3X2X1012345678910111213141516171819202122232425262728293000000000000000001111111111111110000000011111111000000001111111000011110000111100001111000011100110011001100110011001100110010101010101010101010101010

24、10101000000000000000000000000000000000000000000000000000000000000000000000000000000000001111111111100000000001111111111000000000010000000011000000001100000000110000011110000001111000000111100000110011000011001100001100110000101010101010101010101010101010逻辑表达式Y3=0Y2=0Y1=C1S3 + C1S1+C1S2+C1S3S2S1Y0=C1

25、+S3S1+S3S2+C1S3S2S1X3=C1S3+C1S1+C1S3S2X2=S2+C1S3X1=S1+S1 +C1S1+S3S2X0=C1S0 + +C1S3 +C1S3S1S0（2）74LS247译码器设计74LS247译码器说明：七段显示译码器的主要功能是把8421BCD码译成对应于数码管的7个字段信号，驱动数码管，显示出相应的十进制数码。A3,A2,A1,A0是8421BCD码的4位输人信号，a,b,c,d,e,f,g是七段译码输出信号，LT，RBI，BI为控制端。灯测试输人端LT：当LT=0，BI1时，无论A3A0为何种状态，a,b,c,d,e,f,g的状态均为0，数码管七段全亮

26、，显示“8”字形，用以检查七段显示器各字段是否能正常工作。灭零输入端RBI：当RBI0时，且LT1，BI0时，若A3A0的状态均为0，则所有光段均灭，在数字显 示中用以熄灭不必要的0。灭灯输人/灭零输出端BI：当BI0时，无论LT，RBI及数码输人A3A0状态如何，输出a,b,c,d,e,f,g均 为1，七段全灭，不显示数字；当BI1时，显示译码器正常工作。 74LS247引脚图74LS247功能表4、数码管设计（1）8字高度：8字上沿与下沿的距离。比外型高度小。通常用英寸来表示。范围一般为0.25-20英寸。（2）长*宽*高：长数码管正放时，水平方向的长度；宽数码管正放时，垂直方向上的长度；高数码管的厚度。（3）时钟点：四位数码管中，第二位8与