高频课程设计liubing

1、课程设计说明书NO.1DDS与锁相频率合成的设计本课程为电子、通信类专业的独立实践课，该课程设计建立在电路根底、低频与高 频电子线路等课程的根底上，主要让学生加深对高频电子线路理论知识的掌握，使学生 能把所学的知识系统地、高效地贯穿到实践中来，防止理论与实践的脱离，同时提高学 生的动手能力，并在实践不断完善理论根底，有助于培养学生综合能力。2.设计方案论证现代频半合成源对频率精度、分辨率、转换时间和频谱纯度等指标提出了越来越高 的要求。甚高频（VHF）频率合成器通常采用多锁相环路（PLL）结构，多环合成器将单环中 的巨大分频比用多个环路来负担，同时各环，尤其足主环的鉴相频率大幅度提高，从而 满

2、足了鉴相频率高、分频比小和分辨率高等要求。但是由于多环组合的固有特性，尤其 是分辨率每提高1个数量级，就要增加一级子环路，使得其频率转换速度低、线路复杂、 可靠性差。直接数字式频率合成技术（DDS）的频率分辨率高、频率转换速度快，在通信、遥感测量、雷达等领域具有广阔的应用前景。DDS/ PLL混合频率合成是一项新兴技术。DDS激励PLL倍频的方式能发挥DDS高分辨率的特点。但采用DDS技术制作的频率合成器在 使用中还必须解决低相位噪声和抑制杂散等问题，DDS信号中的相噪与杂散一旦落入环路内将会恶化lg N。尤其当采用倍频、变频等方法将频率提高到微波频段后， 该问题显 得更加突出，此外还必须面对

3、实现宽频带和降低本钱的问题。采用DDS内插PLL混频，即DDS俞出与PLL反应回路中的压控振荡器（VCO）输出混 频，相当于用DDS取代多环频率台成器中的低（细）频率子环，电路结构简单，在频率转 换速度、分辨率等方面性能优良，并且不存在 DDS相噪与杂散恶化的问题。本课程设计 是基于该思想的一种VHF段频率合成器设计。锁相环PLL电路对输入信号相当于一个窄带跟踪滤波器，因此将DDS输出信号作为参考信号驱动一个PLL后不但可以大大抑制杂散信号，还可以方便地将频率信号倍 频提高，但采取该方法会使输出信号的相位噪声恶化。而如果在环路中将压控振荡器 （VCO）的输出信号作为DDS的输入信号，DDS在电

4、路中就成为一个分辨率极高的分频器， 不仅能利用环路实现杂散抑制，同时也可使输出信号的相位噪声降低，而且由于不必采 用高频晶体振荡器，系统本钱也会大大降低，并很容易使整个电路采用混合电路工艺进 展系统集成。本方案设计一个VHF段频率合成器，输出信号频率分辨高，相位噪声低。图一所示为频率合成器的原理框图。 该合成器原理如下：压控振荡器（VCO）产生VHF 段频率信号，在反应通道中与直接数字式频率合成器 （DDS）输出下混频，经带通滤波、 程控分频器后送鉴相/鉴频器，与鉴相频率比拟得到的相位误差信号，经低通环路滤波 后，其平均值控制VCC俞出向设定频率值靠拢并最终锁定。沈阳大学OK書*鼻:的4就&q

5、uot;叫 I就“临: 课程设计说明书NO.2*I tI图一 基于DDS的锁相频率合成器框图本方案采用了 DDS取代多环频率合成器中的低（细）频率子环，VCO输出频率X围 89.6110.4 MHz DDS输出频率X围2020.8 MHz混频后取下变频 69.689.6 MHz 经ECL预置分频器10分频至6.968.96 MHz，锁相环（PLL）鉴相频率取80 kHz，内部 程控分频X围87112 kHz。压控振荡器输出频率和其他信号之间的关系由式（1）给出：fOUT=N< 10X fr+fDDS （1）其中，fOUT为压控振荡器输出频率，fr为鉴相频率，fDDS为直接频率合成器输出

6、频率，N为内部程控分频比。根据图一所示方案，设计了频率合成器的具体电路，其电路框图如图2所示。采用DDS内插式混频关键是处理好高频带通滤波环节。可以采用耦合的 LC双谐振 电路构成69.689.6 MHz的固定带通滤波器（BPF），如同三（a）所示，但实际调试发现 滤波电路的谐振曲线在20 MHz带宽内很难保持水平。压控振荡器MC164睬用外接LC电路形式，随压控信号输出89.6110.4 MHz之间 的频率，实际上是外接 LC电路的谐振点（可变电容）随压控信号变化，而滤波 X围为 69.689.6 MHz，采用一样的LC电路形式，如图三（b）所示，用VCO勺电压榨制信号， 改变滤波LC谐振电

7、路的容值，使其谐振频率点与 VCO的输出频率“同步，即滤波谐 振频率总是与VCO勺输出频率相差约20 MHz左右，称之为“滑动 LC谐振带通滤波电 路，考虑到混频后两个边频最少相距 20 MHz可适当降低谐振电路Q值（并联适宜电阻）， 达到69.689.6 MHz覆盖，从而灵活解决了高频带通滤波问题。沈阳大学课程设计说明书No.3图二高频宽带滤波电路模型DDS实际上是一个数字分频系统，理论上输出相噪应该以分频比 N=fCLKZ fDDS相对 于系统时钟相噪优化-lg N(dB)，0<N<1,但实际上，由DDS系统内部数字局部引入了相 位抖动，不仅有可能抵消相噪优化的局部，而且还要恶

8、化相噪，最坏情况可达10 dB。DDS相噪的近似关系：LDDS=LS-20lg N+S (2)其中，LDDS为DDS输出的相噪，LS为参考时钟的相噪，3为 DDS相噪恶化因子。 本设计方案取fCLK=100 MHz fDDS=20 MHz 3 =10 dB。可得，DDS相噪相对于参 考时钟还改善了 4 dB。DDS取代多环锁相频率合成器的低频率子环后，环路相位噪声模型如图三所示。沈阳大学课程设计说明书NO.4L - L(N/R心 + L糜 + (57KJ1 X(" + 乩)| X川汕 F+/mX|】-H3)r式中，LRS LPD LLP, LVCO LDDS分别是环路参考晶振、鉴相器

9、、环路滤波器、 VCO DDS的相噪，Lo是系统总输出相噪，H(j 3 )是环路有效传递函数，为低通滤波因 子。从式(3)可以看出，输出信号近端相位噪声与环路分频比有 20lg N的关系，提高主 环鉴相频率fr，可减小环路分频比。本方案采用混频方式，在一定程度上也减小了分频 比，对带内相位噪声有一定改善。环路带宽外的相噪如此主要由 VCO勺固有噪声决定。直接数字式频率合成(DDS)的相位截断误差，DAC量化误差与DACS线性等固有特 性，导致其输出杂散丰富，如果直接用 DDS俞山激励锁相倍频，将导致频谱恶化，而本 方案采用的内插式混频方式，DDS输出杂散未经锁相倍频，而仍然保持 DDS原来输出

10、的 水平。在本方案中，按 DDS芯片AD9850资料，输出20 MHz时，杂散优于75 dBc。在本设计中采用ADI的AD9850单片集成直接数字频率合成器，最高时钟允许 125 MHz频率调谐字为32 b。根据DDS的工作原理，其输出频率fo和参考时钟fs，相位 累加器长度N以与频率控制字FSW勺关系为：fo=fs X FSWT2N (4)在100 MHz时钟下工作时，频率分辨率可达 23 MHz,完全可满足系统设计的1 Hz 频率细调要求。跳频时间跳频时间包含两局部的计算，一局部是 DDS跳频时间，另一局部如此是环路的频率 稳定时间。DDS核心技术包括相位累加器。正弦表查值，DAC转换与L

11、PF平滑，按芯片AD985C的资料，频率控制存放器为40 b,采用并行方式需用5个时钟周期(TS)改变频率控制字， FQ_UDS号有效后，间隔tCF输出新的正弦信号。因此 DDS跳频时间至少为：tDDS=5X TS+tCF (5)S O锁相环路换频时间是包括可变分频器置数时间、VCO调谐时间和环路捕获时间的总和，VCO的调谐时间可控制在10 1 s量级，可变分频器置数可小于1001 So 环路捕获时间： 如前所述，本方案中合成器输出频率 X围89.6110.4 MHz DDS俞出频率X围2020.8MHz由式 可知，粗调频率步进为10X fr=800 kHz，细调频率步进(频率分辨率)为1沈阳

12、大学课程设计说明书NO.5Hz,由 DDS决定。2.3 . 7频谱图图四所示是合成器输出100 MHZ时的频谱图，从图中可以看出，其杂波抑制优于70dBc,杂波电平优于-50 dBclO kHz，噪声电平与RBV平方根成正比，经计算优于：=一 50 1 Olfi1 9 Q00) 一丽 dBc/Hz(IO kHE11图四频谱图3.设计结果与分析按照以上方法我设计了一个小型化、低杂散、高精度的频率源。电路中DDS采用AD 公司生产的AD98511，其频率控制字位数为32位，内部集成D/A的位数为10位，经 测试其在输出频率20MHZ时偏离载频1kHz处的残留相位噪声约为-120dBc/Hz左右，在

13、 3.3V电源电压下工作频率为125MHz锁相环路采用Peregrine公司的产品PE3236 VCO 如此参照13所生产的MVC系列产品的电路形式直接制作在电路板上，同时选用10MHz的温补晶振作为参考信号。以上几种器件都具有很高的性价比，同时也是在国内普遍使 用且很具代表性的电路，实现小型化设计也比拟容易。根据对DDS杂散分析和锁相环路设计的结果，环路鉴相频率确定为5MHz DDS设计输出15, 20MHz两个频率，因此DDS后分频器的分频比NM的值为3或4,环路带宽设 计为50kHz,相位余量设计为60°。该频率源输出频率X围为70110MHz频率步进小于1Hz,输出信号杂散电

14、平小于 -60dBc,相位噪声指标在偏离载频1kHz处大约为-105dBc/Hz，而在偏离载频10kHz处 达到了 -115dBc/Hz以下。杂波抑制指标改善超过10dB以上。进一步试验明确，通过降 低鉴相频率、增加NM值并扩大M的优化取值X围，杂波抑制可以小于-70dBc。3.2 AD9835在频率合成中的应用沈阳大学课程设计说明书No.6直接频率合成技术基于采样定量，通过查表法来产生所需波形。如图五所示图五频率合成系统框图其中，频率设定局部通过控制器将需要输出的频率参数值进展设置，从而控制相位 累加器。相位累加器由N位加法器与N位累加存放器级联构成。每送来一个时钟脉冲， 加法器将控制字k与

15、累加存放器输出的累加相位数据相加， 把相加后的结果送到累加存 放器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这 样，相位累加器在时钟脉冲的作用下，不断地对频率控制字进展线性相位累加。相位累 加器输出的数据就是合成信号的相位，相位累加器的输出频率就是DDS俞出的信号频率。 从相位累加器输出的数据作为波形存储器ROM的相位取样地址。把存储在波形存储 器内的波形抽样值二进制编码通过查找表方式查出，完成相位到幅值的转换。波形 存储器的输出送到D/A转换器，D/A转换器从而将数字量形式的波形幅值转换成所要求 合成频率的模拟信号。AD9835是高性能频率合成器，其最高频率为 5

16、0MHz可以广泛运 用于频率合成和调制技术中，其内部框图如图六所示：沈阳大学课程设计说明书NO.76咖骷的（:-!.L? H» i?iE：LEn/J5.:塔無&P5O PiELL|典宇啬住亍卜旷用乔!INwtirr：. 雀斜椚控iu密也劭KGisnMU 4 BIT1AL F-财C«SftSO悔冊If谭砒阀0bitKH.isnPHjWThT-4iS-jsmc san swi图六AD9835内部框图AD9835内部有一个32位相位累加器，两个32位频率存放器F0 和F1，四个12位相位存放器P0 P1、P2、P3。32位相位累加器的输出值截取高12位后与12位存放器值相

17、加，构成12位的相位地址，寻址余弦ROM表。寻得到的幅度值经10位的高 速D/A转换后，合成相应的余弦信号，从而完成频合成的全过程。3.3任意频率合成与数字调频、调相设计AD9835内部有两个32位的频率存放器，这种结构使AD9835在通信调制中得到了广 泛的运用。在相应控制器的控制下，用户可以根据需要通过控制器接口输入相应的频率 控制字，单片机通过串行方式将频率控制字加载到AD9835的两个频率控制字中，其输出频率如式7所示:(7)沈阳大学课程设计说明书No.8用户可以根据需要随意设定两个频率存放器的数值，在进展2FSK调制时，数字调制信号通过FSELEC管脚输入，从而选择当前输出的频率信号

18、的频率存放器，四个相位 存放器还可以设置两频率信号的相位，通过相位累加实现两个不同频率信号的输出，实 现数字调频。AD9835内部拥有4个12位的相位存放器，在单片机的控制下，通过串行 方式可以加载12位相位存放器的值，调制信号通过两个相位存放器选择管脚PSEL(和PSEL1选择当前输出信号的相位偏移度，输出以当前选择的频率存放器所决定的频率 值为输出信号频率，当前选择的相位存放器所决定的相位偏移为输出相位偏移的已调信 号，从而实现数字信号的相位调制。AD9835实现数字信号频率调制与相位调制时的控制流程如图七所示：AD9835根据第一脚(FS Adjust)的输出电流不同而产生不同幅度的输出

19、信号。本设 计通过调节该管脚的外接电阻值，改变此管脚的电流输出，从而实现输入信号的幅度调 制。其硬件处理框图如图八所示：沈阳大学课程设计说明书No.9图八硬件处理框图本设计通过多路选择器 ADG82选择两路信号的输入，如果是数字信号，首先通过 DA变换器TLC5615将数字信号转换为模拟信号，两路信号通过多路选择器后输出电压型 信号，此电压型信号作为 MOS管(2N2222)的外接输入电压，连接到 AD9835的第一脚， 从而有效地控制AD9835的外电阻值，改变FS ADJUST!脚的输入电流，实现 AD9835输 出信号的幅度调制。AD9835作为被广泛运用的直接频率合成应用芯片，其内部丰

20、富的存放器资源可以方 便地实现任意频率信号合成、数字调频、数字调相、模拟调幅等功能。本设计外部电路 简单，只需要通过单片机作简单地控制即可以实现上述所有的功能。在电路系统设计中，对信号源的要求越来越高，直接频率合成技术凭借其独特的优越性将在未来一段相当长 的时间内成为载波信号产生的主要方法之一。4. 设计体会为期一周的高频课程设计已经完毕了，回顾设计的点点滴滴，我们有太多的收获，过程是痛苦的结果是收获的这就是我这一周来最大的感受啦。我们就是在发现问题和解决问题中不断进步。这样我们才能在将来立足于这个社会立足于这个行业呀！ 本周课程设计不但锻炼了我么最根本的高频电子线路的设计能力，更重要的是让我们更深刻的认识了高频电子线路这门课程在实际中的应用。还是有书到用时方恨少的感觉 呀。在此次设计时我也遇到了不少的困难和问题，但在师生们的共同努力下，辛苦的去 专研去学习，最终都克制了这些困难，使问题得到了解决。其中遇到的问题很多都是在 书上不能找到的，所以我们必须自己查找相关资料，利用