超前进位加法器的设计分解

1、沈阳航空航天大学课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：超前进位加法器的设计院（系）：计算机学院专 业：计算机科学与技术班 级：学 号：姓 名： 指导教师：完成日期：2014年01月10日目 录第1章 总体设计方案21.1 设计原理21.2 设计思路31.3设计环境3第2章 详细设计方案42.1 顶层方案图的设计与实现4顶层方案的整体设计4元器件选择和引脚锁定52.2 功能模块的设计与实现62.2.1 八位超前进位加法器的设计与实现62.3 功能仿真调试8第3章 编程下载与硬件测试103.1 编程下载103.2 硬件测试及结果分析10参考文献12附 录13第1章

2、 总体设计方案1.1 设计原理将n个全加器相连可得n位加法器，但是加法时间较长。解决的方法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。超前进位产生电路是根据各位进位的形成条件来实现的。四位超前进位加法器的设计：只要满足下述两个条件中的任一个，就可形成C1，（1）X1，Y1均为1；（2）X1,Y1任一个为1，且进位C0为1。由此，可以得到C1的表达式为：C1=X1*Y1+(X1+Y1)*C0；只要满足下述条件中任一个即可形成C2，（1）X2，Y2均为1；（2）X2，Y2任一为1，且X1，Y1均为1；（3）X2，Y2任一为1，同时X1，Y1任一为1，且C0为1。由此，可以得

3、到C2的表达式为：C2=X2*Y2+(X2+Y2)*X1*Y1+(X2+Y2)*(X1+Y1)*C0；同理，有C3，C4表达式如下：C3=X3*Y3+(X3+Y3)*X2*Y2+(X3+Y3)*(X2+Y2)*X1*Y1+(X3+Y3)*(X2+Y2)*(X1+Y1)*C0；C4=X4*Y4+(X4+Y4)*X3*Y3+(X4+Y4)*(X3+Y3)*X2*Y2+(X4+Y4)*(X3+Y3)*(X2+Y2)*X1*Y1+(X4+Y4)*(X3+Y3)*(X2+Y2)*(X1+Y1)*C0。引入进位传递函数Pi和进位产生函数Gi。它们的定义为： Pi=Xi+Yi Gi=Xi*YiP1的意义是：

4、当X1，Y1中有一个为1时，若有进位输入，则本位向高位传送此进位，这个进位可以看成是低位进位越过本位直接向高位传递的。G1的意义是：当X1，Y1均为1时，不管有无进位输入，本位定会产生向高位的进位。将Pi、Gi代入C1到C4式子中，便可得到：C1=G1+P1*C0； 式（1.1.1）C2=G2+P2*G1+P2*P1*C0； 式（1.1.2）C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0； 式（1.1.3）C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P4*P3*P2*P1*C0； 式（1.1.4）1.2 设计思路八位超前进位加法器的设计：一个八位超前进位

5、加法器，它可以由2个四位超前进位加法器模块来构成。四位超前进位加法器采用Schematic设计输入方式，顶层的八位超前进位加法器采用原理图设计输入方式。在四位超前进位加法器的设计中，运用门电路进行控制，并且给上述设计进行定位，所设计的Schematic程序电路经过编译、检测、调试过后生成.bit文件并且下载到XCV200可编程逻辑芯片中，经过COP2000测试并验证设计的正确性。1.3 设计环境在设计超前进位加法器过程中，采用Xilinx Foundation F3.1可编程器件开发软件，对于硬件，在实验设计过程中，用到了伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。第2

6、章 详细设计方案2.1 顶层方案图的设计与实现顶层方案图主要实现一位全加器的逻辑功能，采用原理图设计输入方式完成，超前进位加法器电路的是实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，经过检测调试，把输入/输出信号通过引脚编号安排到XCV200指定的引脚上去，最终实现芯片的引脚锁定。 2.1.1顶层方案的整体设计顶层图形文件主要由2个四位超前进位加法器构成，总共17位输入，9位输出。顶层图形文件由Xilinx Foundation F3.1软件编辑得到相应的模块，顶层图形的整体设计如下图2.1所示：图 2.1八位超前进位加法器整体设计图2.1.2元器件选择和引脚锁定（1） 元器件

7、的选择由于在设计的过程中，硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xilinx XCV200可编程逻辑芯片。（2） 引脚锁定在Xilinx Foundation F3.1上面完成软件的设计之后，把顶层图形文件中的输入/输出信号用引脚编号安排到Xilinx XCV200芯片指定的引脚上去，从而实现芯片的设计电路的引脚锁定，各信号及Xilinx XCV200芯片引脚对应关系如下表2.1所示：表 2.1 信号和芯片引脚对应关输入信号XCV200芯片引脚输出信号XCV200芯片引脚U1 A194U1 S1147U1 A295U1 S2152U1

8、 A396U1 S3178U1 A497U1 S4184U2 A1100U2 S1185U2 A2101U2 S2203U2 A3102U2 S3111U2 A4103U2 S4110U1 B179U2 C478U1 B280U1 B381U1 B482U2 B184U2 B285U2 B386U2 B487U1 C0632.2 功能模块的设计与实现在八位超前进位加法器和四位超前进位加法器的设计中均是采用Schematic设计输入方式，而在四位超前进位加法器的设计中是由一列的门电路构成，最后在由2个四位超前进位加法器模块构成8位超前进位加法器。可以扩展开来，16位，32位超前进位加法器原理类似

9、8位的设计原理。2.2.1 八位超前进位加法器的设计与实现(1)设计描述根据上面在1.1中讲述的四位超前进位加法器的设计原理那样，四位超前进位加法器的实现是建立在进位C1，C2，C3，C4的基础之上的。所以，由于上面第1.1节中关于进位C1，C2，C3，C4已经进位讲述，根据式（1.1.1），式（1.1.2），式（1.1.3）式（1.1.4）可以画出四位超前进位加法器的逻辑图。四位超前进位加法器的9个输入端分别为：A1，A2，A3，A4，B1，B2，B3，B4，C0；5个输出端分别为：S1，S2，S3，S4，C4；其高低位顺序是从低到高，A1到A4，B1到B4，S1到S4，C0，C4是进位。经

10、过门电路的组合之后形成，四位超前进位加法器（Schematic程序），在经过封装，可以得到一个比较简洁的元器件，然后可以自己命名。(2 )创建Schematic程序的电路图四位超前进位加法器的完整电路设计图如下图2.2所示：左面为输入端口，右面5个为输出端口。图 2.2八位超前进位加法器的设计电路图如下图2.3所示：图2.32.3 功能仿真调试对所创建的电路图进行功能仿真，以便检测其正确性，可以采用Xilinx编译器中的Simulator模块实现。如下图2.4所示：其中U1 C0为0，U1的A4A3A2A1为1111，B4B3B2B1为0000，U2的A4A3A2A1为1111，B4B3B2B

11、1为0000，最后运算的结果为，U1的S4S3S2S1为1111，C4为0，U2的S4S3S2S1为1111，C4为0。图 2.4仿真图说明：前面的9位依次是U1的C0，A1到A4，B1到B4，进位C4输出S1到S4，其余的是U2的输入输出，内容与U1相同。为了验证其正确性，重新输入实验数据，再次进行检测。如下图2.5所示：其中U1的A4A3A2A1为1111，B4B3B2B1为0001，C0为0，计算结果S4S3S2S1为0000，C4为1；U2的A4A3A2A1为1111，B4B3B2B1为0000，计算结果S4S3S2S1为0000，C4为1.图 2.5经过以上这两次的检测，对于所设计的

12、八位超前进位加法器电路图是完全正确的，计算结果是正确的，符合设计要求。第3章 编程下载与硬件测试3.1 编程下载在设计完程序电路，经过检测没有错误之后，就可以利用COP2000仿真软件的编程下载功能，将得到111.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。如果不能正确下载，需要重新连接电路图，然后重新进行检测，知道能够下载为止。3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。八位超前进位加法器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。 表3.1 XCV200实验板信号对应

13、关系 XCV200芯片引脚信号XCV200实验板A1A4(U1) A1A4(U2)K0B1B4(U1) B1B4(U2)K1C0(U1)K2：0S1S4(U1) S1S4(U2)A0A7C4(U2)B0 表3.1中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关控制相应的输入数据，同时观察红灯和绿灯的亮灭，如果灯亮，说明输出1，灯灭则输出0。具体操作结果如下图3.1。图3.1硬件测试说明：A加数输入11111100，B加数输入11000000，C0输入0，相加结果为110111100，即C4为1，输出结果为10111100，与上图3.1现象相符，结果正确。参考文献1 李景

14、华.可编程程逻辑器件与EDA技术M.北京：东北大学出版社，20012 范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学出版社，20063 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064 王冠.Verilog HDL与数字电路设计M.北京：机械工业出版社，20055 江国强.EAD技术习题与实验M.北京：电子工业出版社，20056 杜建国.Verilog HDL硬件描述语言M.北京：国防工业出版社，20047 王爱英.计算机组成与结构M.北京：清华大学出版社，20078 唐朔飞.计算机组成原理M北京：高等教育出版社，2008附 录八位超前进位加法器的完整设计图：四位超前进位加法器的设计电路图：四位超前进位加法器的内部设计电路图：课程设计总结：在这次的课程设计中，我学到了很多。第一次用Xilinx Foundation F3.1，很多东西都不懂，不断地去请教同学，同时自己也不断地去尝