CMOS模拟集成电路设计_ch9运算放大器2——筒套式、折叠式运放

1、CMOS模拟集成电路设计模拟集成电路设计运运 算算 放放 大大 器器（二）（二）典型的运放结构和种类典型的运放结构和种类 筒套式共源共栅运算放大器筒套式共源共栅运算放大器 折叠式共源共栅运算放大器折叠式共源共栅运算放大器 高增益运算放大器高增益运算放大器 轨对轨运算放大器轨对轨运算放大器 全差动运算放大器全差动运算放大器筒套式共源共栅运算放大器筒套式共源共栅运算放大器86624420|oomoommvrrgrrggAtelescopic cascode共源共栅运放的共源共栅运放的ICMR 保证所有晶体管均处于饱和区保证所有晶体管均处于饱和区 输入下限：输入下限：Vin,min=VCSS+VGS

2、2=Vdsat+Vth2+Vdsat2 输入上限：输入上限：Vin,max=Vb-|VGS4|+Vth2 Vb越大，输入共模电平摆幅越大越大，输入共模电平摆幅越大单端输出共源共栅运放的输出范围单端输出共源共栅运放的输出范围 输出下限：输出下限：Vout,min=Vb-Vth4 输出上限：输出上限：Vout,max=VDD-|Vth7|-2Vdsat Vb越小，输出摆幅越大越小，输出摆幅越大 输出摆幅的最大值为输出摆幅的最大值为VDD-|Vth7|-5Vdsat双端输出共源共栅运放的输出范围双端输出共源共栅运放的输出范围 输出下限：输出下限：Vout,min=Vb1-Vth4 输出上限：输出上限

3、：Vout,max=Vb2+Vth5 Vb2越大，输出摆幅越大越大，输出摆幅越大 Vb1越小，输出摆幅越大越小，输出摆幅越大 输出摆幅的最大值为输出摆幅的最大值为2(VDD-5Vdsat)单位增益放大器单位增益放大器142142,421421|1|moomoocloutoomoogrrgrrRrrgrr闭环输出阻抗为：环路增益：开环输出阻抗：筒套式共源共栅运放的优缺点筒套式共源共栅运放的优缺点 优点：优点： 高增益，较低功耗，较好高增益，较低功耗，较好的频率特性、噪声特性的频率特性、噪声特性 缺点：缺点： 输入摆幅、输出摆幅小输入摆幅、输出摆幅小 不宜用做单位增益缓冲器不宜用做单位增益缓冲器输

4、出摆幅很小输出摆幅很小宽摆幅的单端输出共源共栅运放宽摆幅的单端输出共源共栅运放 实际电路中，实际电路中，b结构（宽摆幅）被广泛采用结构（宽摆幅）被广泛采用,min14,max26|outbthoutbthVVVVVV宽摆幅的单端输出共源共栅运放宽摆幅的单端输出共源共栅运放输出摆幅的最大值为输出摆幅的最大值为(VDD-5Vdsat)筒套式共源共栅运算放大器的稳定性筒套式共源共栅运算放大器的稳定性因此筒套式共源共栅运算放大器因此筒套式共源共栅运算放大器一般不需要相位补偿一般不需要相位补偿为了解决摆幅小的缺点，可以级联一个共源放大器为了解决摆幅小的缺点，可以级联一个共源放大器三级共源共栅运算放大器三

5、级共源共栅运算放大器6644288101012302|12outmomoomomoomovmoutm oRgr gr rgr grrgrAgRg r设所有晶体管、 相等缺点：输出摆幅受到限制太大，所以一般不会采用三级以上的共源共栅结构全差分共源共栅运放的设计全差分共源共栅运放的设计(1)VVV V. V.A/V CA/V CAmW VVDDthpthn-p-noxpoxnv7 . 0| 0 )m0.5L(20 )m0.5L( 10 30 60 工艺200010功耗3V3 11220，参数，输出摆幅性能指标全差分共源共栅运放的设计全差分共源共栅运放的设计(2)dsat1dsat4dsat5dsa

6、t8dsat9 V V: 200mVV V: 300mV V:300mVI9REF1REF2 3mA II330uA过驱动电压分配功耗分配 除去单端的摆幅1.5V，还剩1.5V可供晶体管分配：选择多大的电流（选择多大的电流（功耗），主要出于功耗），主要出于速度方面的考虑）速度方面的考虑）全差分共源共栅运放的设计全差分共源共栅运放的设计(3)9001111125021985412LWLWLWVLWCIdsatoxD确定各晶体管的宽长比由简单电流公式电流、过驱动电压已知全差分共源共栅运放的设计全差分共源共栅运放的设计(4)0. u14162000vA若所有晶体管均取最小沟道长度05 ，可算出，小于

7、要求的倍电路对速度和噪声的要求使电流不能任电路对速度和噪声的要求使电流不能任意减小，因此增大增益的主要办法就是意减小，因此增大增益的主要办法就是增加管子的尺寸。增加管子的尺寸。由于由于PMOS的的ro较小，所以主要增大较小，所以主要增大P管的管的L，适当调整过饱和电压的分，适当调整过饱和电压的分配即可达到要求配即可达到要求典型的运放结构和种类典型的运放结构和种类 筒套式共源共栅运算放大器筒套式共源共栅运算放大器 折叠式共源共栅运算放大器折叠式共源共栅运算放大器 高增益运算放大器高增益运算放大器 轨对轨运算放大器轨对轨运算放大器 全差动运算放大器全差动运算放大器折叠共源共栅放大器折叠共源共栅放大

8、器211| |122122IoomIoutoomIoutrrrgrRrrgrRRout较小，因此较小，因此折叠式的电压增益较小折叠式的电压增益较小folded cascode折叠共源共栅差分对折叠共源共栅差分对12()aDDSSbDDSSPVIPVIII功耗：折叠式的功耗更大折叠式的功耗更大折叠共源共栅结构中折叠共源共栅结构中折叠点折叠点对应的极点对应的极点GS3SB3DB1GD1DB5GD5CCCCCCC电容增加，频率特性变差电容增加，频率特性变差折叠式共源共栅运算放大器折叠式共源共栅运算放大器in,minin,maxDDdsatGS1,minb1th3out,maxb2th7DDdsatV0VVVVVVVVV|V|(V4V)out输入范围：输出范围：输出摆幅的最大值为2优点：输入、输出摆幅比筒套式大