实验五利用条件语句实现计数分频时序电路_第1页
实验五利用条件语句实现计数分频时序电路_第2页
实验五利用条件语句实现计数分频时序电路_第3页
实验五利用条件语句实现计数分频时序电路_第4页
实验五利用条件语句实现计数分频时序电路_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、电子信息工程学系实验报告成 绩：课程名称：EDA技术与实验 指导教师（签名）：实验项目名称：利用条件语句实现计数分频时序电路 实验时间：2012.10.21 班级：通信 姓名： 学号：010705 实 验 目 的: 1. 掌握条件语句在简单时序模块设计中的使用。2. 学习在Verilog模块中应用计算器。实 验 内 容: 1. 学习Verilog HDL设计课件。2. 学习测试模块的编写，运行模块调用的例子并进行仿真。实验步骤：1. 在教师的指导下，学习Verilog HDL课件。2. 由教师演示max+plus课件的文本设计流程。3. 参考课件实例，动手操作软件，按照流程做完从新建文件，编译

2、，仿真，分配引脚等软件操作部分的全过程。实验过程：一、 BCD编码七段数码显示译码器1、新建文本：选择菜单File下的New，在框中选中“Text Editor file”，按“OK”按钮，即选中了文本编辑方式。2、在文本编辑窗口，输入Verilog语言 ，代码如下：3、将文件命名为“serial1”保存v文件。4、打开编译器窗口：在MAXplus菜单内选择Compiler 项，即出现编译器窗口。选择Start即可开始编译，MAX+PLUS II编译器将检查项目是否有错。5、建立波形编辑文件：在MAXplus菜单内选择Waveform Editor File 项。6、仿真节点插入：选择菜单No

3、de下的Enter Nodes from SNF选项。按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=>”按钮，将左边列表框的结点全部选中到右边的列表框。单击“OK”，选中的信号将出现在波形编辑器中。7、输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为serial1.scf。单击MAXplus菜单内选择Simulator选项，单击Start，接着打开Open SCF（界面如下图），即完成文本的波形仿真。二、 用for语句实现两个8位数相乘过程如同“BCD编码七段数码显

4、示译码器”， 输入代码如下图：三、 用repeat语句实现8位二进制数的相乘过程如同“BCD编码七段数码显示译码器”，输入代码如下图：四、 用while语句实现循环过程如同“BCD编码七段数码显示译码器”，输入代码如下图：五、将10M的时钟分频为500M的时钟过程如同“BCD编码七段数码显示译码器”，输入代码如下图：实 验 结 果 及 分 析：一、BCD编码七段数码显示译码器仿真结果，如下图：二、用for语句实现两个8位数相乘仿真结果，如下图：三、用repeat语句实现8位二进制数的相乘实验结果：该软件与repeat语句不可综合。四、用while语句实现循环结果，如下图：该软件与while语句不可综合。五、将10M的时钟分频为500M的时钟仿真结果，如下图：实 验 心 得

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论