基于verilog语言的LS设计_第1页
基于verilog语言的LS设计_第2页
基于verilog语言的LS设计_第3页
基于verilog语言的LS设计_第4页
基于verilog语言的LS设计_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、基于VerilogHDL语言的FPGA设计课程作业学院：研究生学院专业班级：电研12班姓名：曹雅萍 学号：1202810068作业题目：基于verilog语言的74LS163设计完成日期：2013年5月15日1、 设计要求 74LS163是的可预置四位二进制同步清除计数器。本设计是用Verilog语言编程实现74LS163的功能仿真。二、顶层设计结构图EPETCLKCRQ3:0LDDCBA74LS163三、 模块详细设计3.1规范说明 图逻辑：功能表：3.2 端口定义信号名称信号类型详细说明CR输入同步清零，低有效CLK输入时钟LD输入置数，高有效EPET输入使能端，高有效D输入数据输入C输入

2、数据输入B输入数据输入A输入数据输入Q3：0输出数据输出3.3 代码module LSlk; input ld; input 1:0epe163(cr,clk,ld,epet,d,c,b,a,Q); input cr,ct; input d,c,b,a; output 3:0Q; reg 3:0Q; always(posedge clk) if(!cr) Q<=4'b0000; else if(!ld) begin Q<=Q; end else case(epet) 2'b0x: begin Q<=Q;end 2'bx0: begin Q<=Q;

3、end 2'b11: begin Q<=Q+1'b1;end endcase endmodule3.4 激励代码module LS163_test; reg cr,clk; reg 1:0epet; reg ld; reg d,c,b,a; wire 3:0Q; LS163 U1(.cr(cr),.clk(clk),.ld(ld),.epet(epet), .d(d),.c(c),.b(b),.a(a),.Q(Q); initial begin ld=1'b1;epet=2'b00;cr=1'b0; end initial clk=1'b0; always #20 clk=clk; initial begin #20 cr=1'b0; #40 cr=1'b1; #40 ld=1'b0; #80 ld=1'b1; #140 epet=2'b0x; #160 epet=2'bx0; #200 epet=2'b11; end initial begin a=1'b1; b=1'b0; c=1'b0; d=1'b1; endendmodule 3.4 仿真结果 四、 结论和问题本次设计中，

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论