北方工业大学综合性、设计性实验任务书

1、北方工业大学综合性、设计性实验任务书学院（盖章）信息工程学院课程名称FPGA与硬件描述语言适用专业电子信息工程实验项目用FPGA设计与非门及Max-plus软件使用实验时数2实验地点四教西411实验时间12周一、实验目的：让学生通过用FPGA设计与非们的逻辑功能，熟练运用VHDL顺序描述语句：信号赋值语句和变量赋值语句、if语句、case语句、null语句。并行描述语句：进程语句、并发信号赋值语句、条件信号赋值语句、选择信号赋值语句。以及图形输入法。熟练进行程序下载、自定义管脚、使用免连线高低电平、免连线指示灯。熟练掌握与非门逻辑功能测试方法。二、设计内容：用FPGA设计与非门：方法一：VHD

2、L 设计；方法二：图形输入法设计。三、设计步骤：1.用两种方法设计与非门2.下载到EDA实验箱可编程器件上。3.检验其逻辑功能。 2007 年11月5日北方工业大学综合性、设计性实验任务书学院（盖章）信息工程学院课程名称FPGA与硬件描述语言适用专业电子信息工程实验项目用FPGA设计各种基本门的逻辑功能实验时数2实验地点四教西411实验时间13周一、实验目的：让学生通过用FPGA设计各种基本门的逻辑功能熟练运用VHDL顺序描述语句：信号赋值语句和变量赋值语句、if语句、case语句、null语句。并行描述语句：进程语句、并发信号赋值语句、条件信号赋值语句、选择信号赋值语句。熟练进行程序下载、自

3、定义管脚、使用免连线高低电平、免连线指示灯。熟练掌握各种基本门逻辑功能测试方法。二、设计内容：1.或门，或非门2.异或门3.三态门4.全加器三、设计步骤： 1.用VHDL编写或门、或非门、异或门、三态门、全加器程序。 2.下载到EDA实验箱可编程器件上。 3.检验其逻辑功能。 2007 年11月5日北方工业大学综合性、设计性实验任务书学院（盖章）信息工程学院课程名称FPGA与硬件描述语言适用专业电子信息工程实验项目组合逻辑电路设计实验时数2实验地点四教西411实验时间14周一、实验目的：让学生通过用FPGA设计七段BCD码译码器、3线8线译码器、八选一的数据选择器熟练运用VHDL顺序描述语句：

4、信号赋值语句和变量赋值语句、if语句、case语句、null语句。并行描述语句：进程语句、并发信号赋值语句、条件信号赋值语句、选择信号赋值语句。熟练进行程序下载、自定义管脚、使用免连线高低电平、免连线指示灯、免连线数码管显示电路。熟练掌握七段BCD码译码器、3线8线译码器、八选一的数据选择器测试方法二、设计内容：1.用FPGA设计七段BCD码译码器2.用FPGA设计一个3线8线译码器3.用FPGA设计八选一的数据选择器。三、设计步骤：1.用VHDL编写七段BCD码译码器、3线8线译码器、八选一的数据选择器程序。2.下载到EDA实验箱可编程器件上。3.检验其逻辑功能。 2007 年11月5日北方

5、工业大学综合性、设计性实验任务书学院（盖章）信息工程学院课程名称FPGA与硬件描述语言适用专业电子信息工程实验项目时序电路实验时数2实验地点四教西411实验时间15周一、实验目的：让学生通过用FPGA设计D，JK功能触发器、十进制加减计数器74LS192，熟练运用VHDL元件例化语句、生成语句、程序包、子程序1过程、子程序2函数、时钟信号的VHDL描述方法。熟练进行程序下载、自定义管脚、使用免连线高低电平、免连线指示灯、免连线数码管显示电路。熟练掌握D，JK功能触发器、十进制加减计数器74LS192逻辑功能测试方法。二、设计内容：1.用FPGA设计一个D，JK功能触发器2.用FPGA设计一个十

6、进制加减计数器74LS192。三、设计步骤：1.用VHDL编写D，JK功能触发器、十进制加减计数器74LS192的程序。2.下载到EDA实验箱可编程器件上。 3.检验其逻辑功能。 2007 年11月5日北方工业大学综合性、设计性实验任务书学院（盖章）信息工程学院课程名称FPGA与硬件描述语言适用专业电子信息工程实验项目时序电路（状态机）实验时数2实验地点四教西411实验时间16周一、实验目的：让学生通过用状态机方法设计十三进制加计数器、串行数据检测器、74LS194移位寄存的程序，熟练运用有限状态机的设计方法，掌握存储控制器三进程、单进程、双进程的描述方式。熟练进行程序下载、自定义管脚、使用免连线高低电平、免连线指示灯、免连线数码管显示电路。熟练掌握十三进制加计数器、串行数据检测器、74LS194移位寄存逻辑功能测试方法。二、设计内容：1.用FPGA的状态机方法设计一个十三进制加计数器。2.用FPGA设计一个串行数据检测器。3.用FPGA设计7