可编程多串口接口模块的研究与设计

1、可编程多串口接口模块的研究与设计        摘  要：主要介绍了一种具有可编程特点的多串行接口模块的研究与设计工作，该模块利用自身的CPU完成对模块的控制与报文通讯，利用IDT公司推出的异步高速双口RAMIDT7130完成与主计算机的通讯，同时，通讯的模式可以通过主CPU在线设定。由于模块与主控计算机之间采用双CPU并行工作的模式，该模块在工业控制与仪表测试等实时性要求较高的领域中有着十分广阔的应用前景。关键词：串口接口；异步通信；双口RAM1IDT7130双口RAM   1）ID

2、T7130的管脚功能和内部功能框图双口RAM是一种具有两个通讯端口的存储器芯片，通常成为左口（L）和右口（R），两个端口具有相同的物理特性，包括完整的地址线、数据线和控制线，各个端口都可以对它进行读和写操作，因此它经常在多端口通讯应用对象中作为数据交换的平台。表1为主要管脚及功能说明，图1为内部功能框图。    2）IDT7130忙仲裁逻辑和双边中断逻辑当左右两端口同时要求对同一地址单元进行操作时，双口RAM有可能发生操作冲突，忙仲裁逻辑正是用来解决这个问题。具体地说：忙仲裁逻辑是用来确定左右两端口被要求访问同一个地址单元时的优先级。表2是忙逻辑的基本操作方式。表

3、示左右两端口地址先稳定时，则对方BUSY信号为低，本方BUSY信号为高。表示当端口BUSY信号为低时，则本端口禁止写。双边中断逻辑是通过读或写IDT7130的最后两个存储单元（3FEH、3FFH）来实现的，表3为中断逻辑表，对于这两个单元的内容，设计者可以自己定义。正是因为IDT7130拥有双边的中断逻辑，才使它能够方便地成为高速器件（高速CPU）和低速器件（低速CPU）之间的数据中转站。2硬件接口R中断信号通知主CPU。当主CPU需要发送报文时，则通过向IDT7130的3FE地址写操作，由IDT7130发出INTL 3双口RAM地址分配和软件设计本设计中对于RAM存储区的分配，首先分成命令区

4、、状态区、接收数据区、发送数据区和中断区五个大区，如表4所示。接收数据区和发送数据区主要用作存放接收数据和待发送的数据，为了保证数据发送的可靠性，发送数据区可以存放5个数据块，以防止多端口同时发送时发送数据的丢失。主CPU和从CPU的握手通过命令区和状态区来完成。命令区内容由主CPU写，从CPU读，包括初始化8251、发送报文、串口屏蔽等一系列命令组成。状态区内容由从CPU写，主CPU读，包括8251的状态、从CPU命令执行状况和中断状态等信息。中断区用于发出和清除双口RAM的左右两个端口的中断。在双口RAM的地址分配和握手协议的设计中，可以根据实际串口通信情况的不同，灵活把握。本设计中89C

5、51的软件设计主要包括两个方面：接收中断程序，发送中断程序。在此分别给出接收中断程序和发送中断程序简略软件框图。图3是接收中断程序的软件框图，图4是发送中断程序的 软件框图。     4结论异步高速双口RAM作为数据缓冲器件，在解决高低速器件的数据传输问题中，有着非常广泛的应用天地。本文中所讨论的多串口设计方法，正是异步高速双口RAM作为数据缓冲器件解决数据传输问题的一个典型范例。可以预见，在高速器件和低速器件数据传输的应用设计中，以IDT7130系列芯片为代表的异步高速双口RAM作为重要的数据缓冲器，必将发挥重要的作用。 参考文献1仇玉章32位微型计算机原理与接口技术M北京：清华大学出版社2