计算机组成原理复习题答案(1)

1、WORD格式计算机组成原理坑爹复习题仅供参考一、选择题说明，这里的答案选项是上课教师那套复习题的答案，后面的是选项内容，括号内容是考点专业资料整理WORD格式1、指令周期是指_C_。A CPU从主存取出一条指令的时间B CPU执行一条指令的时间；C CPU从主存取出一条指令加上；CPU执行这条指令的时专业资料整理WORD格式间 ；专业资料整理WORD格式D 时钟周期时间 ；2、DSS型3、某DRAM芯片，其存储容量为512K× 8 位，该芯片的地址线和数据线数目为_D_。A8，512B512，8C18，8D19，84、某SRAM芯片，存储容量为64K× 16 位，该芯片的地

2、址线和数据线数目为_D_。A64，16B 16，64C64，8D 16， 16 。专业资料整理WORD格式5、描述PCI总线中根本概念不正确的句子是_C_。专业资料整理WORD格式AHOST总线不仅连接主存，还可以连接多个CPU专业资料整理WORD格式BPCI总线体系中有三种桥，它们都是PCI设备专业资料整理WORD格式C 以桥连接实现的 PCI总线构造不允许许多条总线并行工作D桥的作用可使所有的存取都按CPU 的需要出现在总线上(5)描述 PCI 总线中根本概念正确的句子是_C_。A. PCI 总线是一个与处理器无关的高速外围总线B. PCI总线的根本传输机制是猝发式传送C. PCI 设备一

3、定是主设备D. 系统中只允许有一条 PCI总线6、B-45补码7、B存储一个机器字的所有存储元集合8、以下表达中正确描述的句子是：_A_。A 同一个 CPU 周期中，可以并行执行的微操作叫相容性微操作B 同一个 CPU 周期中，不可以并行执行的微操作叫相容性微操作C 同一个 CPU 周期中，可以并行执行的微操作叫相斥性微操作D 同一个 CPU 周期中，不可以并行执行的微操作叫相斥性微操作9、存放器间接寻址方式中，操作数处在_B_。专业资料整理WORD格式A. 通用存放器B. 主存单元C. 程序计数器D.堆栈10、如果浮点数尾数用补码表示，那么判断以下哪一项的运算结果是规格化数_C_。A1.11

4、000B 0.01110C 1.00010D0.0101011、CRT的分辨率为1024× 1024 像素，像素的颜色数为256，那么刷新存储器的容量为_B_。A512KBB1MBC256KBD2MB12、计算机的外围设备是指_D_。A 输入 / 输出设备B 外存储器C 远程通信设备D 除了 CPU 和内存以外的其它设备13、Dcache、主存贮器和外存贮器14、以下数中最大的数是_A_。A. 100110012B. 2278C. 9816D. 15210专业资料整理WORD格式15、为确定下一条微指令的地址，通常采用断定方式，其专业资料整理WORD格式根本思想是 _C_。A. 用程

5、序计数器PC来产生后继微指令地址B. 用微程序计数器PC来产生后继微指令地址C. 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D. 通过指令中指定一个专门字段来控制产生后继微指令地址16、某计算机字长32 位，其存储容量为4MB，假设按半字编址，它的寻址X围是_B_。A4MBB2MBC2MD1M17、A解决 cache 和 cpu 匹配速度18、5000 波特率19、主存单元20、B独立请求方式A.菊花链方式C.电路故障一共三个空的选项21、设变址存放器为X，形式地址为D， X表示存放器X 的内容，这种寻址方式的有效地址为_A_。A.EA=(X)+DB.EA

6、=(X)+(D)C.EA=(X)+D)D. EA=(X)+(D)专业资料整理WORD格式22、中断向量地址是：_B_。A 子程序入口地址B 中断效劳例行程序入口地址C 中断效劳例行程序入口地址的指示器D 中断返回地址23、在虚拟存贮器中，当程序正在执行时，由_D_完成地址映射。A 程序员B 编译器C装入程序D 操作系统24、ARISC主要目标减少操作数25、_D_表示法主要用于表示浮点数中的阶码。A.原码B.补码C.反码D.移码二、填空题字母表示空格，例如A 是第一个空格1、 计算机系统中的存储器分为A 内存和 B 外存在 CPU执行程序时必须将指令存放在C内存2、 总线仲裁部件通过采用A 集

7、中式策略或B 分布式策略，选择其中一个总设备作为总线的下一次主方，接收C 总线3、 * 执行的标准总线追求与A 构造B CPUB 指第二个空格C技术无关的开发标准。专业资料整理WORD格式4、 Cache是一种 A 高速缓冲存储器，是为了解决 CPU和主存之间 B 速度 不匹配而采用的一项重要硬件技术，C 指令 cache与数据 cache 分设体系。5、 计算机系统中，以下部件都能存储信息主存CPUcache磁带磁盘，按照CPU存取速度排列，由快到慢依次为 A CPUcache主存磁盘磁带，内存包括 B属于外存的是C6、 一般来讲，取指令周期中从内存读取的信息流是A 指令流，一定送往 B 指

8、令 存放器，在执行周期中，从内存读出的信息流逝C数据流7、 一个较完善的指令系统应包括A 数据 类指令， B 算术类指令， C 逻辑类指令，程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令。8、 PCI是一个与处理器无关的A 高速外围总线它采用 B 同步时序协议，和 C集中 式仲裁策略。9、 根据操作数所在位置， 操作数在存放器中， 为 A 存放器寻 址方式，操作数地址在存放器，为 B 间接 寻址方式，操作数在指令中 ，为 C 立即 寻址方式。10、 计算机硬件包括A 存储器，B 控制器 ， C 运算器，适配器，输入 / 输出设备。11、 存储器的技术指标是A 容量 ， B 存取时

9、间 ， C 存取周期 和存储器带宽。专业资料整理WORD格式12、 用 16K X 8位 EPROM芯片组成 128K X 32位的只读存储器，那么数据存放器 A32 位，地址存放器 B17 位，共有 EPROM 芯片 C32 个。三、简答题1、 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。2、 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期：取出一条指令并且执行这条指令的时间；机器周期：又称 cpu 周期， cpu 一次访问内存的时间，通常用内存中读取一个指令字的最短时间来规定 CPU周期时钟周期：处理操作的最根本单位。(CPU

10、的主频 )指令周期、机器周期和时钟周期之间的关系：指令周期通常用假设干个机器周期表示，而机器周期时间又包含有假设干个时钟周期。3、 PCI总线中，三种桥的名称是什么？桥的功能是什么？专业资料整理WORD格式4、 在存放器 -存放器型，存放器 -存储器型，和存储器-存储器专业资料整理WORD格式型，三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？依据是什么？答：存储器 -存储器型时间最长，存放器-存放器型时间最短，因为前者要两次访问内存，而后者不用访问内存！5、 简述 cache 的根本原理。Cache的根本原理1. CPU与 Cache之间的数据交换是以字为单位而 Cache与主存

11、之间的数据交换是以块为单位。一个块由通常假设干定长的字组成。2.因此 Cache的根本原理是当 CPU要读取主存中一个字时总是将存放该字的内存地址同时发给Cache和主存。此时Cache控制逻辑立即依据地址判断该字当前是否已在Cache中假设是将此字立即传送给CPUCPU无需再访问主存让主存访问失效假设非 那么用主存读周期把此字从主存读出送到 CPU与此同时把含有这个字的数据块从主存读出并装入到 Cache中 Cache中较旧的内容块替换掉。 这种替换控制由始终管理 Cache使用情况的硬件逻辑电路来实现最常用的替换算法为 LRU 最近最少使用策略 。6、 通常，计算机中的根本逻辑运算是哪4

12、种？假设某控制字有8 位D7-D0，现要使 D6D4D2D0保持不变，其余各位清0，问如何实现？答：与、或、非、异或，和01010101 相与7、 某 8 位机的主存采用半导体存储器，地址码为18 位，采用 4K X 4位的 SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：a,每个模块条为 32K X 8位，共需几个模块条？（ 218 *8/32k*8=8个专业资料整理WORD格式b,每个模块条内有多少片RAM 芯片？（ 215/ 212*8位/4位=16即32K X 8/4K X 4=16片c,主存共需多少 RAM 芯片？4*16=64片8、 什么是刷新？刷新操作有哪两种方式

13、，各有什么特点？刷新：对 DRAM 定期进展的全部重写过程；集中式刷新、分布式刷新集中式刷新： DRAM 的所有行在每一个刷新周期中都被刷新分布式刷新：每一行的刷新插入到正常的读、写周期之中9、 求十进制 -113 的原码表示，反码表示，补码表示用8 位二进制表示，并设最高位为符号位，真值为7 位原码： 11110001反码： 10001110补码： 10001111四、分析与设计1、 执行一段程序时， cache 完成存取的次数为3800 次，主存完成存取次数为 200 次， cache 存取周期为 50ns，主存为 250ns，求主存系统的效率和平均访问时间。N C3800h=0.95专业

14、资料整理WORD格式N CN m3800200专业资料整理WORD格式t m250nsr5t c50nse11(1 r )h 5 (183.3%r5) * 0.95tC50ns / 0.83360nstae平均访问时间 60ns效率 83.3%指令格式如下所示， OP为操作码字段，试分析指令格式特点。3126 2522 2118 1716 150OP源存放器 变址存放器偏移量1、双字长二地址指令2、操作字段 op 为 6 位，可以指定64 钟操作指令3、一个操作数在源存放器共 4 个，另一个操作数在存储器中由变址存放器和位移量决定 ，所以是 RS型指令2、 某计算机字长 32 位，有 16 个

15、通用存放器， 主存容量为 1M 字，采用单字长二地址指令，共有 64 条指令，试采用四种指令方式存放器，直接，变址，相对设计指令格式。专业资料整理WORD格式3、 用 32K X 16 位 EEPROM芯片组成 128K X 16 位的只读存储专业资料整理WORD格式器。问：1、数据存放器和地址存放器各多少位？共需多少个EEPROM芯片？数据存放器 16 位，地址存放器17 位共需要 4个2、画出此存储器组成框图。专业资料整理WORD格式4、 参见课本 P140的数据通路，画出指令“STA，R1R2的指令周期流程图，其含义是将存放器R1的内容传送至R2地址的单元中，标出各微操作信号序列。专业资

16、料整理WORD格式5、 存储器容量为 128M，字长为 64 位，模块数 m=8，分别用顺序方式和穿插方式进展组织。存储周期T=200ns，数据总线宽度为 64 位，总线周期为t=50ns，问顺序存储器和穿插存储器的带宽各是多少？顺序存储器和穿插存储器连续读出m=8 个字的信息总量是：64*8=512 位顺序存储器和穿插存储器连续读出m=8 个字的时间分别是：t1=mT=8*200ns=1600nsT2=T+(m-1)t=200ns+7*50ns=550ns所以带宽分别为；W1=q/t1=512/(1600x 109 )=32X107 (位/ 秒)W2=q/t2=512/(550X109 )=

17、93.1x107 (位/ 秒)专业资料整理WORD格式6、 将十进制数 -15/64 表示成 IEEE754标准的 32 位浮点规格化数。-15/64=-0.001111=-1.111X23E=-3+127=124=01111100 S=1M=1111 0000 0000 0000 0000 0000最后表示为： 1 01111100 1111000000000000000000007、 刷新存储器的重要性能指标是它的带宽，实际工作时，显示适配器的几个功能部件要采用刷新存储器的带宽。假定总带宽 60%用于刷新屏幕，保存 40%带宽用于其他非刷新功能，假设显示方式采用分辨率为1024 X 1024，颜色深度为 3B，刷新速率为 72HZ，计算刷新存储器总带宽是多少？刷新所需带宽 =分辨率 x 每个像素点颜色深度x 刷新速率1024x1024x3x72=226MB/S刷存总带宽 =226MB/Sx100/60=453MB/S8、 指令流水线有取指IF、译码ID、执行EX和写回WB四个过程段，共有20 条指令连