DSP2812实验指导书第二部分

1、精选优质文档-倾情为你奉上第2章 F2812-A评估板硬件使用指导2.1 F2812-A评估板技术指标Ø 主处理芯片：TMS320F2812，运行速度为150M；Ø 工作速度可达 150MIPS；Ø 片上RAM 18k*16bit；Ø 片上扩展RAM存贮空间64K×16Bit；Ø 自带16路12bit A/D， 最大采样速率12.5msps；Ø 4路的DAC7617转换，100K/S，12Bit；Ø 两路UART串行接口，符合RS232标准；Ø 16路PWM输出；Ø 1路CAN接口通讯；

2、6; 片上128*16bit FLASH，自带128位加密位；Ø 设计有用户可以自定义的开关和测试指示灯；Ø 4组标准扩展连接器，为用户进行二次开发提供条件；Ø 具有IEEE1149.1相兼容的逻辑扫描电路，该电路仅用于测试和仿真；Ø +5V电源输入，内部+3.3V、+1.6V电源管理；Ø 4层板设计工艺，工作稳定可靠；Ø 具有自启动功能设计，可以实现脱机工作；Ø 可以选配多种应用接口板，包括语音板，网络板等。2.2 F2812 A评估板原理图和实物图一 F2812-A评估板实物图5V电源插座CAN接口JTAG仿真插头P4扩

3、展插座P2扩展插座P3扩展插座P1扩展插座将DIP开关的状态存储在指示灯状态上标准RS-232插座U9四路用户可控开关MP/MC1MCXA1SCITXDA1SPICLKA1SPISTEA1模式跳线设置1DS1-DS4用户可控指示灯复位按钮5V电源开关ADREFIN1ADREFLO1模式跳线设置电源指示灯JP2JP1图2.2.1 F2812-A评估板实物图二 F2812-A器件分布图图1.2 ICETEK-F2812-A器件分布图 图2.2.2 F2812-A器件分布图三 F2812-A评估板原理框图TMS320F2812PGFAJTAGPORT 片上资源:主频:150MHzA/D RAM:12

4、8K*16bitFLASH:128*16bit CANDSP总线SRAM:64K*16bit扩展DSP引脚D/A:4路,12bitCPLDLED数据地址控制I/OPWMSPI驱动RS232CANJTAG16路,12bit驱动4个用户可控开关SPI图2.2.3 F2812-A评估板原理框图2.3 F2812-A评估板接口说明以下将详细说明这些外围接口的功能和特征定义。首先，表2-3-1 归纳总结了这些跳线和功能分类，接口位置请参考图2.2.1表2-3-1：接口和功能分类功能分类接口名称接口定义电源接口+5v电源插座5V电源输入外设接口标准RS-232九针D型异步串口（可以和计算机直接通讯）总线接

5、口P1扩展插座用于二次开发的34芯外扩总线P2扩展插座用于二次开发的34芯外扩总线P3扩展插座用于二次开发的34芯外扩总线P4扩展插座用于二次开发的34芯外扩总线指示灯电源指示灯接通电源后会亮用户可控指示灯共有四个辅助接口JTAG仿真接口DSP仿真器从此处接入开关用户可控开关共有四个复位按钮手动复位开关跳线设置JP1SCI复用选择JP2Can总线使能。模式跳线设置2ADREFLO12812芯片上管脚ADCLOAD参考低电压输入，默认2，3连接。ADREFIN12812芯片上管脚ADCBGREFIN，测试端，可以悬空或2，3脚连接模式跳线设置1MP/MC12812芯片上管脚XMP/MC, MP/

6、MC工作方式选择，默认2，3连接MDXA12812芯片上管脚MDXA, 默认1，2连接。SCITXDA12812芯片上管脚SCITXDA, 默认1，2连接。SPICLKA12812芯片上管脚SPICLKA, 默认1，2连接。SPISTEA12812芯片上管脚SPISTEA, 默认1，2连接。下面将分别介绍这些接口：1 +5v电源插座: 这个接口用于接入为整个板子供电的电源，电源电压为+5V,标准配置的电源电流为1A，如果不使用随板提供的电源，请注意电源的正负极性和电流的大小。下面是这个接口的插孔示意图： +5V 地（GND）图2.3.1 电源插孔示意图2 标准RS-232: 9针D型连接器，异

7、步串口连接器，符合RS-232规范，输出电平为正负12V.下面是9针连接器的管脚定义：123456789 图2.3.2 异步串口连接器示意图表2-3-2 DB9管脚定义表管脚号管脚定义说明1NC无连接2TxD数据输出引脚，与对方的输入脚连接3RxD数据输入引脚，与对方的输出脚连接4NC无连接5GND共地端6NC无连接7NC无连接8NC无连接9NC无连接3 P1扩展插座: 34芯扩展总线接口。P1接口主要是扩展评估板上空闲的DSP外设引脚，以便于定制用户的硬件环境。注意：由于这组引脚是直接来自于F2812 DSP芯片,因此，这些引脚为TTL 3.3V标准，其输出最高电压为3.3V。如果要接入5V

8、器件，请在外接时注意电平转换。表2-3-3 P1的管脚定义和说明管脚号管脚名说明1+5V电源由POWER提供的+5V电源2+5V电源由POWER提供的+5V电源3PWM1PWM1输出引脚4PWM2PWM2输出引脚5PWM3PWM3输出引脚6PWM4PWM4输出引脚7PWM5PWM5输出引脚8PWM6PWM6输出引脚9PWM7PWM7输出引脚10PWM8PWM8输出引脚11PWM9PWM9输出引脚12T1PWMT1输出引脚13T2PWMT2输出引脚14T3PWMT3输出引脚15T4PWMT4输出引脚16T1CTRP定时器1比较输出17GND地线18GND地线19T2CTRP定时器2比较输出20T

9、3CTRP定时器3比较输出21T4CTRP定时器4北京输出22C1CTRIP比较器1比较输出23C2CTRIP比较器2比较输出24C3CTRIP比较器3比较输出25TDIRA定时器计数方向选择信号A26TCKINA定时器时钟输入A27SCITXB异步串口TX端B28SCIRXB异步串口RX端B29SPSIMASPI 从收主发 端30SPSOMASPI 主发从收 端31SPICLKASPI 时钟32SPISTEASPI Slave设备发送使能33GND地线34GND地线4 2扩展插座: 34芯扩展总线接口。P2接口主要是AD和DA接口，P2中扩展了所有的AD和DA引脚。请注意评估板的对采集信号的

10、要求。表2-3-4 P2的管脚定义和说明管脚号名称说明1VCCA模拟电源+5V2VCCA模拟电源+5V3CAP1CAP输入端14CAP2CAP输入端25ADINA2模拟输入通道A26ADINA3模拟输入通道A37ADINA4模拟输入通道A48ADINA5模拟输入通道A59ADINA6模拟输入通道A610ADINA7模拟输入通道A711ADINB0模拟输入通道B012ADINB1模拟输入通道B113ADINB2模拟输入通道B214ADINB3模拟输入通道B315ADINB4模拟输入通道B416ADINB5模拟输入通道B517AGND模拟地18AGND模拟地19ADINB6模拟输入通道B620AD

11、INB7模拟输入通道B721ADREFIN测试引脚，必须悬空22ADCREFLO模拟参考低电压输入23ADINA0模拟输入通道A024ADINA1模拟输入通道A125DAOUT1模拟输出通道126DAOUT2模拟输出通道227DAOUT3模拟输出通道328DAOUT4模拟输出通道429CAP3CAP输入端330CAP4CAP输入端431CAP5CAP输入端532CAP6CAP输入端633AGND模拟地34AGND模拟地a) P3扩展插座: 34芯扩展总线接口。包含16根地址线和16根数据线（A16，A17， A18扩展在P4），可以用于读入和输出并行的数据。注意：这个插座上的地址线是由F281

12、2芯片提供的，如果您在外部扩展的话，请注意F2812的地址线只能输出3.3V的电平。表2-3-5 P3的管脚定义和说明管脚号名称说明1A0F2812地址线A02A1F2812地址线A13A2F2812地址线A24A3F2812地址线A35A4F2812地址线A46A5F2812地址线A57A6F2812地址线A68A7F2812地址线A79A8F2812地址线A810A9F2812地址线A911A10F2812地址线A1012A11F2812地址线A1113A12F2812地址线A1214A13F2812地址线A1315A14F2812地址线A1416A15F2812地址线A1517GND数字

13、地18GND数字地19D0F2812数据线D0，双向总线20D1F2812数据线D1，双向总线21D2F2812数据线D2，双向总线22D3F2812数据线D3，双向总线23D4F2812数据线D4，双向总线24D5F2812数据线D5，双向总线25D6F2812数据线D6，双向总线26D7F2812数据线D7，双向总线27D8F2812数据线D8，双向总线28D9F2812数据线D9，双向总线29D10F2812数据线D10，双向总线30D11F2812数据线D11，双向总线31D12F2812数据线D12，双向总线32D13F2812数据线D13，双向总线33D14F2812数据线D14，

14、双向总线34D15F2812数据线D15，双向总线6 展插座：34芯扩展总线接口。包括F2812外部扩展总线的控制线、McBSP接口线、外部中断和外部复位等重要的引脚信号。注意：这里的引脚都是由DSP直接引出的，在和外部设备连接时注意电平转换。表2-3-6 P4管脚定义和说明管脚号管脚定义管脚说明1VCC+5V电源2VCC+5V电源3XZCS01XINTF 0区1区选择信号4XZCS2XINTF 2区 选择信号5XZCS6XINTF 6区7区选择信号6A16F2812地址线A167WE写信号，低电平有效8RD读信号，低电平有效9R/WF2812的读/写信号，常为高电平。低电平时写有效，高电平时

15、读有效。10A17F2812地址线A1711READYREADY信号线12A18F2812地址线A1813RSReset信号（输入）；Watchdog Reset信号（输出）14EXT_RST外部输入DSP评估板的复位信号15NMI不可屏蔽中断16INT1外部中断117GND数字地18GND数字地19INT2外部中断220TDIRB定时器方向选择B21TCLKINB定时器时钟输入B22XFF2812同名引脚23MDRAMcBsp 数据接收端24MDXAMcBsp 数据发送端25PWM10PWM10输出引脚26PWM11PWM11输出引脚27PWM12PWM12输出引脚28MCLKRAMcBsp

16、 接收时钟29MFSXAMcBsp 发送帧同步30MCLKXAMcBsp 发送时钟31MFSRAMcBsp 接收帧同步32CLKOUTF2812的时钟输出33GND数字地34GND数字地7 指示灯：如果评估板工作正常，此灯常亮。8 用户可控指示灯: 用户指示灯，在板上有4个可编程的指示灯，分别为DS1.DS4，这4 个指示灯的开关由F2812编程控制。9 JTAG仿真接口：F2812的仿真接口，用于连接ICETEK-5100系列的仿真器或兼容产品。注意，使用的仿真器必须支持3.3V仿真。10JP2：Can总线使能。当1、2短路时禁止Can总线工作；当2、3短路时，允许Can总线工作。11JP1

17、：SCI复用选择。当JP1的1，2 连接时，允许第2个SCI工作；当JP1的2，3连接时，禁止第2个 SCI工作。12用户可控开关：4个用户开关输入。可以用作DSP的输入信号。软件可以读取它的状态。当开关处于断开状态，即OFF状态时，开关输出高电平，DSP读到逻辑“1”，而当开关处于连通状态，即ON状态时，开关输出低电平，DSP读到逻辑“0”。13 位按钮:手动复位开关。14 式跳线设置1： MP/MC1，MCXA1，SCITXDA1，SPICLKA1，SPISTEA1这几个跳线都是2812芯片上对应管脚引出，在2812的datasheet手册中可以查阅到（手册在配套光盘“外围器件参考资料”目

18、录中有提供，或从上下载最新版本的文档）。 每个跳线的1，2，3脚定义：靠近名称这边（例如：MP/MC1）为跳线1脚，往右一个为2脚，再往右一个是3脚。1、2脚相连为设置该2812管脚高电平，2、3脚相连为设置该2812管脚低电平MP/MC1123例如：15模式跳线设置2：ADREFIN1, ADREFLO1这几个跳线都是2812芯片上对应管脚引出，在2812的datasheet手册中可以查阅到（手册在配套光盘“外围器件参考资料”目录中有提供，或从上下载最新版本的文档）。每个跳线的1，2，3脚定义：靠近三个小电阻这边为跳线1脚，往右一个为2脚，再往右一个是3脚。1、2脚相连为设置该2812管脚高

19、电平，2、3脚相连为设置该2812管脚低电平。ADREFLO1123例如：16F2812-A评估板跳线及开关位置示意图： 下图中说明了F2812-A评估板中，跳线和开关以及扩展口的具体描述。其中MP/MC1 与 SPITEA1之间自下而上分别是MDXA1，SCITXDA1，SPICLKA1。TMS320F2812PGFA P4 P2 33 1 33 1 34 2 34 2 J P1 1 ADREFIN1 1 ON ADREFLO1 1 OFF SPISTEA1 1 MP/MC1 1 JP3 1 JP2 1 P3 P1 33 1 33 1 34 2 34 2 图2.3.3 跳线及开关位置示意图2

20、.4 F2812-A评估板的存储空间定义及寄存器映射说明一、 F2812-A评估板的内存映射F2812-A评估板（以下简称评估板）的内存映射图如下，与TMS320F2812A芯片不同的是，所有的寄存器和存储器全部映射在XINTF ZONE 2译码的空间内，占用TMS320F2812A芯片的80000h-0FFFFFh地址单元中。因此，如果您需要使用DSP芯片的管脚外扩硬件设备的话，请避免使用这部分地址资源。对于这部分地址单元，基本上分为两个部分，从80000h到0BFFFFh共256K的地址单元分配给片外扩展存储器。这里有一个声明，一般来说，在出厂时，板上所连接的存储器一般为64K的存储器，因

21、此这部分的实际有效内存是80000h-8FFFFh。为了特殊的需求，这里最多可以扩展到256K的实际存储器。从C0000h到FFFFFh是外围其他设备的寄存器接口，这里包含一个12位的模数转换器DAC7616/7，以及四位的状态显示数码管和四位可读入数字量的开关。下面是评估板的内存映射图，红色部分是板子上有外扩硬件资源的地址空间，其他部分来自于TMS320F2812A芯片的数据手册（data sheet）,关于与芯片相关的地址空间的详细介绍，请参考tms320f2812数据手册的相关说明。相当于TMS320F24x/LF240x数据存储空间块起始地址片内存储空间（On-Chip）片外存储空间（

22、XINTF）数据空间程序空间数据空间程序空间0x00 0000M0 向量 随机存储器（32*32）（当 VMAP = 0时有效）保留0x00 0040M0 SARAM(单存取随机存储器) 1K*160x00 0400M1 SARAM(单存取随机存储器) 1K*160x00 0800外设寄存器组 0（2K*16）无效0x00 0D00外设向量（PIE Vector）（256*16）(当VMAP=1,ENPIE=1时有效)0x00 0E00保留0x00 2000保留片外空间0（8K*16 XZCS0AND1）0x00 2000片外空间1（8K*16 XZCS0AND1）(保护)0x0040000x

23、00 6000外设寄存器组 1(4K*16)受保护保留0x00 7000外设寄存器组 2(4K*16)受保护0x00 8000L0 SARAM(单存取随机存储器) 4K*16 (安全块)0x00 9000L1 SARAM(单存取随机存储器) 4K*16 (安全块)0x00 A000保留片外空间2（0.5M*16 XZCS2）片外扩展存储器（256K*16）0x080000片外空间2（0.5M*16 XZCS2）片外扩展寄存器（256K*16）0x0c0000片外空间6（0.5M*16 XZCS6AND7）0x1000000x3D 7800OTP ROM (1K *16,安全块)保留0x1800

24、00相当于TMS320F24x/LF240x程序存储空间0x3D 7C00保留0x3D 8000片上Flash（ 128K*16安全块）0x3F 7FF8128位加密字0x3F 8000H0 SARAM(单存取随机存储器) 8K*16 (安全块)0x3F A000保留0x3F F000启动代码（4K*16）当MP/MC=0时有效片外空间7（16K*16 XZCS6AND7）当MP/MC=1时有效0x3FC0000x3F FFC0BROM向量，（32*32）当VMAP =1,MP/MC=0，ENPIE=0时有效外部扩展向量（32*32）当VMAP=1,MP/MC=，ENPIE=0时有效图2.4.

25、1 评估板的内存映射图存储器不能任意调整保留区为今后的扩展做准备，用户应用不应该访问这些区域启动代码和片外扩展空间7依赖MP/MC引脚的状态来选择其中之一，不能同时映射到DSP的地址空间中外设寄存器组 0、1和2仅仅作为数据存储器访问，不能作为程序存储器访问。保护表示为了配合流水线的工作在读操作之后的写操作将会被妥善的处理， 一部分存储器被EALLOW保护，（参见TMS320F2812数据手册）是不希望在初始化之后再次改变它们的值 片外空间0和1，6和7共享相同的片选信号，因此，它们虽然地址不同，但却是相同存储器的镜像 （ mirrored locations）。 二 片外扩展存储器板上在芯片

26、外扩展了64K*16位的存储器，存储器占用的地址空间共有256K，因此片外存储器实际占用的地址是0x-0x08FFFF，其他的部分暂时没有使用，如果有特殊需要，可以最多放置256K的存储器，或者0x90000-0xBFFFF可以用作其他外围设备的译码空间。片外扩展的存储器型号是IS61LV6416，这种器件可以按照8位或16位的方式使用，它的电平可以和通常的3.3V器件连接。存储器与DSP连接的示意图如下所示。 XZCS2 XWE XRDTMS320F2812 A15-A0 D15-D0 CEWEOEIS61LV6416A15-A0D15-D0地址译码图2.4.2 存储器与DSP连接的示意图外

27、扩的存储器可以实现随机访问，这部分映射空间可以在DSP上电复位后的任何时候访问，此时不需要对DSP做任何初始化。如果需要这部分存储器在高速的状态下运行，需要修改DSP的存储器等待状态。具体设置DSP的存储器和数值可以参考TMS320F2812数据手册。一般来说，为保证存储器的稳定读写，当DSP在最高速状态运行时，只需要1个软件等待状态。 三 外扩硬件的存储器映射寄存器总结除了外部扩展存储器之外，板上还扩展了一些数据和控制端口，这些端口用来驱动板上的其他外设。在这一节我们给出所有外扩寄存器的地址和数据信息，详细的编程分别在接下来的其他小节说明。下面是所有的外扩寄存器列表和简单的介绍：表2-4-1

28、 外扩寄存器列表外扩寄存器地址寄存器名称有效位数读写状态上电复位状态0xC0000LEDRD3到D0有效读/写允许0000b0xC0001SWRD3到D0有效读允许-0xC0003DACTLRD0有效读/写允许1b0xC0004DATIMENRD7到D0有效读/写允许0000 0001b0xC0005DATIMCNTRD0有效写允许-0xC0006DADATLRD7到D0有效读/写允许0000 0000b0xC0007DADATHRD7到D0有效读/写允许0000 0000b注意：0xc0003-0xc0007这几个寄存器定义在第五章的DA说明中有介绍。F2812-A评估板提供了四位的状态显示

29、数码管和四位可读入数字量的开关，这些接口不使用TMS的芯片管脚实现。下面是显示数码管和开关的寄存器定义和说明：7 43 0无效位LEDR3LEDR2LEDR1LEDR0R/W-0R/W-0R/W-0R/W-0图2.4.3 LEDR寄存器：地址是0xC0000图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值位名称说明3LEDR3四位显示数码管。向某位写“1”，点亮相应的发光管，写“0”，则使数码管熄灭。这个寄存器可读，在使用时可以通过读操作得到最后一次写操作的值。2LEDR21LEDR10LEDR0图2.4.4 LEDR寄存器说明7 43 0无效位SWR3SWR2SWR

30、1SWR0R-xR-xR-xR-x图2.4.5 SWR寄存器: 地址是0xC0001图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值位名称说明3SWR3四位开关。当开关连通（处于ON一侧）时，寄存器读入“0”，当开关断开（不处于ON一侧）时，寄存器读入“1”。寄存器可读，在使用时可以通过读操作得到四个开关的当前状态。2SWR21SWR10SWR0图2.4.6 SWR寄存器: 地址是0xC00012.5 数模转换器DAC7616/7简介和编程作为一个完整的系统，评估板提供了数模转换器，以便于用户连接模拟I/O输出。外扩数模转换器的型号是DAC7616或DAC7617。这

31、两个芯片在管脚上仅有很小的差异，评估板综合了这两者之间的特征。无论评估板上焊接了哪一颗芯片，对于我们来说他们的编程和控制都是一致的。关于数模转换器的详细信息，可以参考document目录下的dac目录中的芯片数据手册。在连接到评估板上之后，主要的技术指标如下：表2-5-1 DAC7616/7的主要参数低功耗设计:3mW转换时间10ms to 0.012%转换精度12位线性转换，同时4路转换芯片工作温度40°C to +85°C电源单电源+3V供电关于数模转换器的详细信息，可以参考document目录下的dac目录中的芯片数据手册。在连接到评估板上之后，主要的技术指标如下：表

32、2-5-2 DAC7616/7的主要技术指标低功耗设计:3mW转换时间10ms to 0.012%转换精度12位线性转换，同时4路转换芯片工作温度40°C to +85°C电源单电源+3V供电操作方式并行操作输出电压0-+5V之间注意：电压值在0-4.5V之间保持线性，如果需要特殊的电压，需要对板子作修改。DAC7616/7芯片本身是串行接口，其接口速率小于10M。为了方便用户的使用，评估板修改了数模转换器的操作方法，改为并行接口的方式。因此，在介绍评估板上的数模转换编程的时候，将说明并行接口的控制方式，这里会和芯片数据手册上的编程方式有所不同。下图是DSP和数模转换器连接

33、的示意图： CLKOUTXZCS2A18-A12 XWEXRDF2812D7-D0CLKDAC7616/7LDACLOADREGCSSDI时钟产生器译码逻辑DATIMENDATIMCNTDADATLDADATH串并变换 DACTL图2.5.1 DSP和数模转换器连接示意图其中，DATIMEN、DATIMCNT、DADATL、DADATH和DACTL是DSP可以访问的寄存器，它们分为两组，一组由DATIMEN和DATIMCNT组成，利用DSP的CLKOUT引脚驱动数模转换器的时钟。另一组由DADATL、DADATH和DACTL组成，它们负责启动数模转换并提供要转换的数字量。下面对这些寄存器的具体

34、使用方法逐一说明。7 10保留位TIMOE图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值R/W-0 图2.5.2 DATIMENR寄存器：地址0xC0004位名称说明0TIMOE这个控制位控制数模转换器的时钟，当此位为“0”时，数模转换器的时钟按照DATIMCNTR寄存器的数值分频，操作数模转换器的DACTL寄存器可以产生送给DAC7616/7芯片SCK的时钟。此时DATIMCNTR寄存器不能修改。当此位为“1”时，数模转换器的时钟输出被关闭，DATIMCNTR寄存器可以修改，直到此位再次置“0”后，按照新的DATIMCNTR寄存器值分频输出。图2.5.3 DATI

35、MENR寄存器说明注意：数模转换器的时钟以DSP芯片的CLKOUT引脚作为驱动源，分频后使用，因此，如果使用数模转换器，请不要在DSP程序中关闭或修改CLKOUT的输出特性。76543210CNT7CNT6CNT5CNT4CNT3CNT2CNT1CNT0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-1图2.5.4 DATIMCNTR寄存器：地址0xC0005图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值位名称说明7-0CNT7.CNT0这个寄存器保存对DSP芯片CLKOUT引脚的分频值，上电复位时为“0x1”;当DATIMEN寄存器的

36、TIMOE位为“0”时，此寄存器各位不能修改，分频器按照这个寄存器的值工作，并输出数模转换器的数字时钟。当DATIMEN寄存器的TIMOE位为“1”时，此寄存器各位可以修改，分频器不工作。直到DATIMEN寄存器重新置“0”。此寄存器的值可以是1-255，当寄存器值为“0”时，分频器不工作。图2.5.5 DATIMCNTR寄存器说明作为数模转换器的时钟，当这个寄存器的值为“0x1”时，输出的波形为输入频率的1/12。注意DAC7616/7芯片的最快时钟频率不应该超过10MHz。一般来讲，上电复位后的时钟分频可以满足大多数需要。7 0无效W-x图2.5.6 DACTLR寄存器：地址0xC0003

37、图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值这个寄存器的所有数据位都无效，既不可写也不可读。对这个寄存器执行读或写操作都会产生一个内部信号，这个信号将通知串并变换模块启动、工作，把DADATLR和DADATHR寄存器里的值送到数模转换器上，并且启动数模转换器工作。对于这个寄存器的任何位进行写操作都不能够读到返回值。同时，读这个寄存器的内容也不固定。76543210D7D6D5D4D3D2D1D0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0图2.5.7 DADATLR寄存器：地址0xC0006图例：R读允许，W：写允许，R/W:读

38、写允许，-0：复位值,-x没有固定值位名称说明7-0D7-D0这个寄存器保存要进行数模转换的数据的低8位。这里的值与DADATHR寄存器中的低4位一起构成12位数模转换的数字量。上电复位时为0x0。注意，写着个寄存器仅仅代表要转换的数据已经锁存。此时数据并未送到数模转换芯片上。这个寄存器的值可以回读，回读的值是最后一次写进这个寄存器中的值。图2.5.8 DADATLR寄存器：地址0xC0006 765 43210CHN_NUM1CHN_NUM0保留D11D10D9D8R/W-0R/W-0R/W-0R/W-0R/W-0R/W-0图2.5.9 DADATHR寄存器：地址0xC0007图例：R读允许

39、，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值位名称说明3-0D11-D8这个部分寄存器保存要进行数模转换的数据的高4位。这里的值与DADATLR寄存器中的值一起构成12位数模转换的数字量。上电复位时为0x0。注意，写着个寄存器仅仅代表要转换的数据已经锁存。此时数据并未送到数模转换芯片上。这个寄存器的值可以回读，回读的值是最后一次写进这个寄存器中的值。5-4保留保留7-6CHN_NUM1-CHN_NUM0这个部分指定进行数模转换的通道号。通道号如下:CHN_NUM1CHN_NUM2通道号 0 0第1通道 0 1第2通道 1 0第3通道 1 1第4通道图2.5.10 DADATHR

40、寄存器说明上面是这些寄存器的说明，在编程中，当数据锁存到DADATLR和DADATHR寄存器时，并没有启动数据转换，只有在对DACTL寄存器操作之后，数模转换才得以实现，同时，数据直接转换，送到模拟通道上。如果希望得到上一次的转换通道和数据，可以通过读DADATLR和DADATHR寄存器来得到。2.6 语音编解码芯片TLV320AIC23编程指南（注意：此芯片是在一个语音背板上扩展的，背板型号为：ICETEK-AIC23-E）语音背板上有一个语音编解码芯片TLV320AIC23。TLV320AIC23是一个高性能的多媒体数字语音编解码器，它的内部ADC和DAC转换模块带有完整的数字滤波器。（d

41、igital interpolation filters）数据传输宽度可以是16位，20位，24位和32位，采样频率范围支持从8khz到96khz。在ADC采集达到96khz时噪音为90-dBA，能够高保真的保存音频信号。在DAC转换达到96khz时噪音为100-Dba，能够高品质的数字回放音频，在回放时仅仅减少23 mW。TLV320AIC23详细指标：+高品质的立体声多媒体数字语音编解码器*在ADC采用48 kHz采样率时噪音90-dB*在DAC采用48 kHz采样率时噪音100-dB *1.42 V 3.6 V核心数字电压： 兼容TI F28x DSP内核电压*2.7 V 3.6 V缓冲

42、器和模拟：兼容TI F28x DSP内核电压*支持8-kHz 96-kHz的采样频率+软件控制通过TI McBSP接口+音频数据输入输出通过TI McBSP接口立体声接口图示： 地右声道 左声道 图 2.6.1 立体声接口AIC23芯片是通过2812的mcbsp接口来控制和传输音频数据的。下表是AIC23芯片的映射寄存器地址及名称。表2-6-1 TLV320AIC23的 映射寄存器定义ADDRESSREGISTER左声道输入控制右声道输入控制左耳机通道控制右耳机通道控制模拟音频通道控制数字音频通道控制启动控制数字音频格式样本速度控制数字界面激活初始化寄存器表2-6-2 左声道输入控制(Addr

43、ess: )876543210LRSLIMXXLIV4LIV3LIV2LIV1LIV0R/W-0R/W-1R/W-0R/W-0R/W-1R/W-0R/W-1R/W-1R/W-1图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值LRS：左右声道同时更新0 = 禁止1 = 激活LIM：左声道输入衰减0 = Normal1 = MutedLIV4:0： 左声道输入控制衰减 (10111 = 0 dB缺省)最大11111 = +12 dB最小00000 = 34.5 dB 表2-6-3 右声道输入控制(Address: )876543210RLSRIMXXRIV4RIV3RIV

44、2RIV1RIV0R/W-0R/W-1R/W-0R/W-0R/W-1R/W-0R/W-1R/W-1R/W-1图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值LRS：左右声道同时更新0 = 禁止1 = 激活LIM：右声道输入衰减0 = Normal1 = MutedLIV4:0： 右声道输入控制衰减 (10111 = 0 dB缺省)最大11111 = +12 dB最小00000 = 34.5 dB表2-6-4 左耳机通道控制 (Address: )876543210LRSLZCLHV6LHV5LHV4LHV3LHV2LHV1LHV0R/W-0R/W-1R/W-1R/W-

45、1R/W-1R/W-1R/W-0R/W-0R/W-1图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值LRS：左右耳机通道控制0 = 禁止1 = 激活 LZC：0点检查 0 = Off1 = OnLHV6:0：左耳机通道控制音量衰减( = 0 dB default)最大 = +6 dB 最小 = 73 dB (mute)表2-6-5 右耳机通道控制(Address: )876543210RLSRZCRHV6RHV5RHV4RHV3RHV2RHV1RHV0R/W-0R/W-1R/W-1R/W-1R/W-1R/W-1R/W-0R/W-0R/W-1图例：R读允许，W：写允许，R/W:读写允许，-0：复位值,-x没有固定值LRS：左右耳机通道控制0 = 禁止1 = 激活 LZC：0点