实验一 四选一数据选择器的设计_第1页
实验一 四选一数据选择器的设计_第2页
实验一 四选一数据选择器的设计_第3页
实验一 四选一数据选择器的设计_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验一 四选一数据选择器的设计一、实验目的1、熟悉Quartus II软件的使用。2、了解数据选择器的工作原理。3、熟悉EDA开发的基本流程。二、实验原理及内容实验原理数据选择器在实际中得到了广泛的应用，尤其是在通信中为了利用多路信号中的一路，可以采用数据选择器进行选择再对该路信号加以利用。从多路输入信号中选择其中一路进行输出的电路称为数据选择器。或：在地址信号控制下，从多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器。数据选择器又叫多路选择器，简称MUX。4选1数据选择器：（1）原理框图：如右图。D0 、D1、D2、D3 ：输入数据A1 、A0 ：地址变量由地址码决定从路输入中

2、选择哪路输出。（2）真值表如下图：（3）逻辑图 数据选择器的原理比较简单，首先必须设置一个选择标志信号，目的就是为了从多路信号中选择所需要的一路信号，选择标志信号的一种状态对应着一路信号。在应用中，设置一定的选择标志信号状态即可得到相应的某一路信号。这就是数据选择器的实现原理。实验内容1、分别采用原理图和VHDL语言的形式设计4选1数据选择器2、对所涉及的电路进行编译及正确的仿真。三、实验条件Quartus II实验环境四、实验与仿真原理图： D0 、D1、D2、D3 ：输入数据A1 、A0 ：地址变量由地址码决定从路输入中选择哪路输出。（2）真值表如下图：仿真结果：St为功能端。当st=1时

3、y=0；当st=0时选择器才开始工作。当 a1a0=00时 y=d0 a1a0=01时 y=d1 a1a0=10 时y=d2 a1a0=11时 y=d3完成了四选一的功能。Vhdl编码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mux4 is port(a0,a1,a2,a3:in std_logic;s:in std_logic_vector(1 downto 0);y:out std_logic);end mux4;architecture archmux of mux4 isbegin y<=a0 when s="00" elsea1 when s="01" else a2 when s="10" else a3;end archmux;仿真：当s=0时 y=a1；当s=1时 y=a1；当s=2时 y=a2；当s=3时 y=a3 。五、收获与总结通过对eda实验的初步学习，我了解到eda的有关知识。学会了使用quartus软件。做好之个实验的前提是熟练掌握数字电子知识。把书本上的知识运用到实验设计之中。这个实验可以培养我们

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论