多功能数字钟设计课程设计

1、课程设计说明书题目：基于multisim数字时钟的设计所属课程：数字电路基于multisim数字时钟的设计摘要自改革开放以来我国科技得以高速发展，尤其是电子技术的飞速发展。各种各样的电器器材凭空而出。数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我已经具备了设计

2、小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。一、 设计要求及指标基本要求和功能设计任务与要求如下：用同步十进制集成计数器74160设计一个数字电子钟，能显示小时、分钟和秒钟；能进行24h与12h的计时转换；具有小时和分钟的校时功能。设计要求如下：1) 画出数字电子钟的结构框图。2) 设计一个输出5 V的直流稳压电源。3) 用555定时器设计一个秒钟脉冲发生器。4) 用同步十进制集成计数器74160设计一个秒钟计数器和分钟计数器。即六十进制计数器。5) 用同步十进制集成计数器74160设计一个24/12小时计数器，通过转换开关可实现二十四与十二进制计数值的转换。6)

3、 数字电子钟具有小时校时和分钟校时的功能。7) 用七段译码显示器观察各单元电路和连机后数字电子钟的仿真（用multism或Proteus软件进行仿真）实验结果。可在以上基本要求基础上增加其它功能（即发挥部分），也可用单片机实现（要编程，用Proteus软件仿真成功）二、方案论证与比较方案一：使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，同时由于12/24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，芯片选择同步十进制计数器74160。方案二：是利用

4、专用时钟芯片（如DS1302）实现。此方案首先选择能自动地产生稳定的标准时间脉冲信号，在由分频器使高频信号变成适合于计时的低频脉冲信号，即秒脉冲信号，秒脉冲信号到计数器中进行计数，各计数器输出信号经译码器、驱动器到数字显示器，是时、分、秒得以数字显示出来。此方案可设计功能更多的数字钟，如带有日历等。方案三：是利用大规模专用集成电路实现。大规模集成电路是将中小规模集成电路（如计数器、译码器、门电路等）集成在专用集成器件上。设计电子钟只须将LED数码管及相关线路按方案中的电路连接上即可。此方案易实现。适用于做产品。综上述，从电路的复杂程度以及对题目设计要求的满足技术指标考虑，方案一由于设计方便，操

5、作简单，最终选择第二种方案。三、单元电路设计与参数计算数字式计时器一般由直流稳压电源、振荡器、分频器、时分秒计数器、译码器、显示器以及校时电路等几部分组成。在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以时、分、秒的数字显示出来。时显示由二十四进制或十二进制计数器、译码器、显示器构成，分、秒显示分别由六十进制计数器、译码器、显示器构成。其原理框图如下图所示。图 1电子钟原理框图图 2电路简图3.1、电路原理分析31.1 +5V稳定电源设计图 3电源电路如图所示，输入220V的交流电经过变压器变为

6、约9伏交流电，经过桥式整流电路后，然后用7805稳压就可以得到稳定的+5V的直流稳压电源。振荡器电路 图 4振荡器电路利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。555定时器与RC组成的多谐振荡器给数字钟提供一个标准频率（1Hz）的方波脉冲信号。其中OUT为输出。由555定时器和电阻、电容组成的周期为一秒多谐振荡器。此多谐振荡器可以作为我们要设计的数字电子时钟的时钟源。接通电源后，电容C被充电,V上升，当V上升到2/3 V时，触发器被

7、复位，同时放电 BJT导通，此时V为低电平，电容C 通过R和T放电，使V下降。当V下降到1/3 V时，触发器又被置位，Vo翻转为高电平。电容器C放电所需的时间为t=R Cln20.7RC （1） 当C放电结束时，T截止，V通过R1、R向电容器C充电，V由1/3 V上升到 V所需的时间为t =(R+ R) Cln20.7(R+ R) C 当V上升到2/3 V时，触发器又发生翻转，如此周而复始，在输出端（3端）就得到一个周期性的方波，其频率为f=因此，我们可以选择阻值为400K的电阻作为R,300K的电阻作为R ，电容为1.43uF的电容器作为C,于是有 f=1(s)输出波形如下图：图 5振荡波性

8、3.1.3分频器电路EWB软件本身提供任意频率的时钟，因此分频器不需设计。3.1.4时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12/24进制计数器. 3.1.5数字时钟的计数显示控制在设计中，我使用的是74160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：消耗一个时钟脉冲），清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调

9、使能端的连接，其将影响到整一个电路的是否工作。3.2电路的控制原理：3.2.174160的功能分析1. RD是异步清零端,当RD=0时,不管其他输入端的状态如何(包括时钟信号CP ），计数器输出被直接置零2. LD是预置数端，在RD =1的条件下，当LD=0 且有时钟脉冲CP的上升沿作用时， A、B、C、D输入端的数据将分别被QA QD所接收3. 在RD= LD =1的条件下，当使能端ET*EP=0，不管有无 CP脉冲作用，计数器将保持原有状态不变4. 当RD=LD=EP=ET=1 时，74160处于计数状态表 274160真值表3.2.2 秒/分钟计时电路的实现秒钟由个位向十位进位：0000

10、000100100011010001010110011110001001实现个位的计数，采用的是置数的方式（利用RCO端口），当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号，实现了秒区的个位和十位的显示与控制。设计中注意到接的是一个与非门而不是与门，目标在产生一个时钟脉冲。实现正确的显示。由秒区向分区的显示控制：基本原理同上，在秒区十位向时区个位显示的时：000000010010001101000101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。分区的显示及整体电路反馈清零：当数值显示达到：23：59的时候要

11、实现清零的工作，采用CLR清零的方式反馈清零。具体设计接出控制端的9，5，3，2用十六进制表示后高电平对应引脚接与非，将非门输出信号的值反馈给各个160芯片的清零端（CLR）既可以实现清零了。图 6秒/分钟计时电路图3.2.3 24/12进制计时电路的实现个位与十位计数器均接成十进制计数形式，采用同步级联复位方式。选择十进制的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端，当计数器的输出端状态为00100100，立即译码反馈清零，实现二十四进制递增计数；若选择十位计数器的输出端与个位计数器的输出端经与非门控制两片计数器的清零端，当计数器的状态为00010010时，立即反馈清零，实现

12、十二进制递增计数。敲击Q键可实现十二进制与二十四进制递增计数器的转换。图 724/12进制计时电路图3.2.4 校时功能的实现当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可. 根据要求,数字钟应具有时和分校正功能,因此,应截断时和分的个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的

13、输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在

14、相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。四、总原理图及元器件清单1总原理图图 8电路总原理图1元件清单元件序号数量R12C12LM555CM174SL1606U283XFG11R21J12表 1元件清单五、系统仿真仿真设计如下 1 标准秒信号调试用示波器观察555定时器输出的信号波形，再在555定时器的第3端观察是否由信号输出，由于在示波器上看不清其信号波形故可以用SP1641B型函数信号发生器/计数器直接观察其数值为2Hz信号。最后观察输出波形为一标准秒信号波形。2、时、分、秒及显示电路的调试将秒信号分别引入到时、分、秒计数器单元电路中，观察电路的

15、工作情况。（1）在秒计数器的脉冲输入10KHz的信号，接示波器可观察出信号方波0.5ms×2（2）在秒十位输入60KHz信号，在秒十位的输出端用示波器观察图形，方法同（1），但由于输出信号的频率很小在示波器上只能看到一条微弱的细线，故可用函数信号发生器/计数器直接观察数值。因为此处接的是与非门故同时应用数字万用表测量，测得的值应为高。在试验中，我测得为低，通过顺序检查法检测出校时电路得按键开关未接地。（3）用同样得方法可以测出分、时电路是否工作正常工作。当各个部分都能正常计数时观察LED数码管是否显示正常得计数。发现计数时数码管显示从0009时直接从19变为20，使得1019之间没有

16、计数。经检测这和74LS161芯片本身有关，从下图可看出74LS161为何会使电路连续产生两次跳变。3.校时电路的调试将秒信号分别引入到校时电路中，分别按下K1及K2，检查计数器及时计数器的工作情况。4.提高电路抗干扰的方法（1）正确选择器件，如使用金属膜电阻器，用芯片运放代替三极管作前置放大器；（2）元器件分布合理，在实际布线中，按照以下几个原则布线，其一，使元器件的引线尽量短，尽量不允许有交叉电路，电源线不与信号线接近或平行。其二，由于电路板上的线非常细且容集，故存在着比较大的分布电，当电流突然变化时，电路将产生相当大的压降造成比较大的噪声电压。为了有效抑制电源线上电压波动，在每块芯片的电

17、源管脚处接入一个0.010.1F的旁路电容。即电源滤波电容尽可能近的连在运算放大器的电源端上，使同一级电路的接地点尽量靠近，并采用包围式接地，以保证良好的屏蔽效果；其三，考虑到阻抗高的走线容易发射和吸收信号，在实际连线中，让高阻抗的走线尽量短，低阻抗的走线尽量长。仿真结果：图 9 秒钟脉冲图 10 示波器仿真 六、结论与心得学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。大二时我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，