低频数字式相位测量仪(课程设计)_第1页
低频数字式相位测量仪(课程设计)_第2页
低频数字式相位测量仪(课程设计)_第3页
低频数字式相位测量仪(课程设计)_第4页
低频数字式相位测量仪(课程设计)_第5页
已阅读5页,还剩7页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、河南质量工程职业学院商检技术课程设计河南质量工程职业学院 商检技术课程设计任务书 目录低频数字式相位测量仪的设计1. 设计要求(1)设计并制作一个相位测量仪 a 频率范围:20Hz 20kHz 。b 相位测量仪的输入阻抗100k 。c 允许两路输入正弦信号峰-峰值可分别在1V 5V 范围内变化。 d 相位测量绝对误差2°。e 具有频率测量及数字显示功能。f 相位差数字显示:相位读数为0o 359.9o ,分辨力为0.1°。 (2)参考图2制作一个移相网络a 输入信号频率:100Hz 、1kHz 、10kHz 。 b 连续相移范围:45°45°。c A 、

2、B 输出的正弦信号峰-峰值可分别在0.3V 5V 范围内变化。2设计原理本系统的相位测量采用由高速时钟脉冲测量两路波形过零点之间距离的方法。采用这种技术制成的电子仪器电路结构简单、性能可靠、测量精确且易于调试。采用Altera CycloneII 系列FPGA 器件EP2C5,设计了高精度相位测量仪。测量相位差所需的信号源在FPGA 内部运用DDS 原理生成,然后通过高速时钟脉冲计算两路正弦波过零点之间的距离,最后通过一定的运算电路得到最终相位值,测相精度为1°。3设计过程低频数字式相位测量仪由数字式移相信号发生器、模拟移相网络、数字相位测量部分以及人机接口等模块组成。数字式移相信号

3、发生器采用双路时统DDS 技术,基于FPGA 实现。相位测量部分采用基于相位时间变换的等精度测量技术,由单片机控制CPLD 实现。并增加了扫频、扫相、扫幅及相位打印功能,扩展了模拟移相器移相范围及相位显示形式。3.1方案确定及原理框图根据题目要求本系统可分解为数字式移相信号发生器、模拟移相网络及相位测量部分等三个模块。模拟移相网络已由题目给出,以下对另两部分实现方案进行论证。 (一)数字式移相信号发生器方案方案: 采用DDS 技术产生移相信号。 1、DDS 频率合成DDS 频率合成的基本原理是使用稳定的参考时钟源作为抽样时钟,通过地址累加来寻址波形查找表得到波形的幅度抽样值,然后将抽样值经D/

4、A转换和低通滤波输出平滑的波形。图1.1给出了DDS 的工作原理框图。 图3-1-1 DDS基本原理框图图1.1中相位累加器(N 为位数)以频率控制字K 为间隔对地址进行累加,将累加结果的最大有效位数H 作为ROM 查找表的地址(ROM 中存储波形数据),通过D/A转换将所查地址单元的波形数据转化为模拟量,再由低通滤波器滤出其基波成分。其输出频率为o f =KNclk f 2(1-1)式中:clk f 为相位累加器时钟频率。通过改变K 即可改变输出波形的频率。 2、数字移相的实现设计两路时统相位加法器:一路以频率控制字K 累加,另一路以前一路的累加值叠加一相差控制字P 。两路加法器的模值均取M

5、 。通过相加后的两路地址对预先写入波形数据的两块ROM 进行寻址读数,即能得到同频,带移相信息的两路波形信号。3、移相信号幅度控制的实现由DDS 前级输出的两路波形分别通过两级D/A实现波形产生和幅度控制。由单片机控制第一级D/A的输出,作为第二级乘法型D/A的参考,从而实现移相信号幅度的数控。综上所述,双路时统DDS 数字移相方法对输出信号的频率、相位和幅度都数控调节,因此,本设计选用DDS 方案设计数字式移相信号发生器。(二)相位测量方案方案:采用相差时间测量法。设计原理框图如图3-1-2所示。 图3-1-2数字鉴相、相位时间法原理框图两路信号A 、B 的相位差通过测量鉴相输出脉冲的时间宽

6、度得到。再通过鉴相器的两输入信号的上升沿控制计数器的数据锁存、清零测出相差脉冲宽度。数字鉴相波形图如图3-1-3所示。 输入信号A输入信号B 图3-1-3 数字鉴相波形图输入信号A 的上升沿先锁存上次周期计数值T n ,然后使计数器清零并重新启动计数;输入信号B 的上升沿锁存脉宽计数值p n 。则相位差的计算公式为:=360T pn n (1-2从3-1-3式可以看出,相差的精度只与T n 有关,而与被测信号的频率和计数时标频率的精度无关,从而消除了这两者对测量精度的影响。只要选取适当的计数时标使T n 有效位数不低于4位,则相差的精度能达到0.1度。此方案的相位测量精度高且便于控制。因此选用

7、方案二。3.2硬件系统电路的设计 图3-2-4 相位测量仪硬件结构图该基于FPGA 的相位测量仪,硬件组成包括FPGA 、高速DAC 以及电压比较器等部分。其系统硬件结构如图1所示。该测量仪由按键来预置正弦波的频率及相位。通过FPGA 内部的控制模块来计算并产生正弦波所需的频率控制字和相位控制字,然后将控制字输入DDS 模块以产生波形数据输出,经10位高速DAC THS5651输出两路正弦波。在测相位差时,将图1中移相正弦波输出分为两路,其中一路直接经电压比较器LM311整形后输入测相模块;另外一路先通过被测电路,然后再经电压比较器整形后输入测相模块,从而得到正弦波经被测电路后产生的相移。 图

8、3-2-1-5 电平转换与整形仿真电路相位仪输入整形电路得 原理市两路正弦输入信号经过lm324比较器整形, 产生两路方波信号! 经4013d 触发器进行二分频(用于判断相位差为180o 时能正常产生鉴相脉冲 , 送到4076异或门进行鉴相, 鉴相脉冲送单片机实现相位差测量!移相电路通过一个超前移相和一个滞后移相网络构成, 通过两个电压跟随器后产生移相信号! 通过改变移相电路电压跟随器输出得 电位器, 可实现相位差连续相移范围-45o 45o!因此, 当输入信号频率变化时, 通过改变电位器rw 可实现-45o 45o连续移相! 图3-2-2-6 基于DDS 的数字移相信号发生模块框图DDS 的

9、基本原理是利用采样定理,通过查表法产生波形,本系统的移相信号发生模块如图3-2-2-6所示。图3-2-2-6中,加法器与寄存器级联构成相位累加器。通过时钟脉冲触发相位累加器,从而将频率控制字不断累加。相位累加器产生一次溢出,就完成一次周期性的动作,这个周期就是DDS 合成信号的一个频率周期。用相位累加器输出的数据作为波形存储器的相位取样地址,把存储在波形存储器内的波形抽样值经查找表查出,从而完成相位到幅值的转换。然后将波形存储器的输出送到DAC ,通过DAC 将数字量形式的波形幅值转换成合成频率的模拟波形。图3-2-2-6中FWORD 是10位频率控制字;PWORD 是10位相移控制字,用来控

10、制正弦信号输出的相移量;SINROM 用来存放正弦波数据,有10位数据线和10位地址线。其中数据文件是MIF 文件(数据深度1024, 数据类型为10进制数 ,可由Matl ab 生成, 存放数据的单元采用定制ROM 的方法生成;POUT 和FOUT 都为10位输出, 分别和两个高速DAC THS5651相连。3.3 总电路的设计及工作原理 图3-3-7 电源设计原理图电源是整机能源的提供者,为了保证电源部分不对性能指标造成影响,采用性能优良的集成稳压电路、大小功率电路分开供电。该仪器具有移相、频率和相位测量2大功能。移相电路由移相网络和信号放大电路组成,对固定频率信号(100Hz ,1kHz

11、 ,10kHz )可满足-45+45的相移要求;频率、相位测量电路由阻抗变换电路、整形电路、分频电路、计数器电路、锁存器、数据处理和显示电路等组成,可对10Hz20kHz信号进行频率和相位测量。单片机系统是整个硬件系统的核心,他既是协调整机工作的控制器,又是数据处理器,并完成对最终显示的控制。4. 调试与测试1 调试方法和过程 采用先分别调试各个单元模块,调通后再进行整机调试的方法,提高调试效率。各个单元均调通后,进行整机调试。调试成功后再将程序写入单片机中进行调试。调试结果显示,整个系统能够工作。河质院 2008 级商检技术课程设计 2 测试仪器 函数发生器(INSTEK FUNCTION

12、GENERATOOR) 万用表(M9803 TRUE RMS MUL TIMETER) 毫伏表(YB2172 MILIVOL TIMETER) 示波器(OSCILLOSOPE GOS-620 )20M 相位检测仪 TDS3012B 3 测试数据 (1) 移相网络的测量 移相测量结果:Vi=5v;f0=10k;c1=c2=103; 相位差 R1=10k;R2=0K10K R2=10K;R1=10K0 Vi=5v; R1=10k, R2=0K10K R2=10K,R1=10K0 Vi=5v; R1=10K;R2=010K R2=10K;R1=010K 幅度测量结果:vi=5v; c1=c2=103

13、; f0=10k 幅度变化 Rr=10k0k; R4=10k0 Vi=5v;c1=c2=1u; Rr=10k0k R4=10k0 Vi=5v;c1=c2=1u; f0=100Hz Rr=10k0k R4=10k0k 扩展:对于超前,滞后网络,当参数 vi=5v 时 A 当 c1=c2=105, 保证相位差在-9050 变化时候,频率可以在 20 Hz500 Hz 之间变化,而不仅仅为 100Hz。 B 同理,当 c1=c2=104, 保证相位差在-7550 变化时候,频率可以在 500 Hz5k Hz 之间变化,而不仅仅为 1k。 C 同理,当 c1=c2=153 或 103, 保证相位差在-

14、5550 变化时候,频率可以 在 5kHz13k Hz 之间变化,而不仅仅为 10k。 6v0 7.6v0 f0=1k 5.6v0 7.2v0 5v0 7v0 f=100Hz; c1=c2=1u 500 0-90 f=1k; c1=c2=104 500 0-90 500 0-90 10 河质院 2008 级商检技术课程设计 以上的参数都是经过上面的理论公式计算出来的,相位差.幅度是用相位检测仪 TDS3012B 测量出来的数据。 (2) 相位差测量 各个模块单独调试时均能够正常工作,但级连起来时候测试误差较大,不能 很好的进行测量。 测试误差及分析 1 理论分析误差 用时钟信号扫描输入信号时,

15、当时钟信号为高电平时,刚好处于输入信号的上 升沿或下降沿, ,此时输出电平不知道是低电平还是高电平,就会丢失记数脉冲 的个数。做最坏的情况分析,即上升沿和下降沿的脉冲都丢失,损失了二个记 数值记数,此时即为最大的误差值。 根据方案实现中的定义,可以计算出对应的最大相位差误差 值。 即 =2*T1*T2/360。 此误差不能消除。 11 河质院 2008 级商检技术课程设计 结 束 语 通过两周的课程设计,我完成了基于 FPGA 的数字相位测量仪的制作,基本达到了课 程设计的要求,使该系统可以进行实际应用和测量。 在这两周的时间里,我们始终坚持理论指导实践的原则,并通过实践来加强理论知 识的学习

16、。 从知识角度来讲, 用到了我们以前在课本上学到的很多理论知识, 模拟电路, 应用电子系统设计等,做到了学以致用,不仅加深了我们对理论知识的理解,同时也提 高了我们的自学能力和动脑动手的能力。 虽然在整个设计过程中, 走了不少弯路、 错路, 但也提高了自我分析解决实际问题的能力。同时也让我们明白了有很多知识在课堂上是 无法学到的,只有在实践中去摸索探讨,自己才能得到提高。经过多次与组内外同学的 研究讨论学习和老师的精心指导,终于达到了设计的要求,但由于时间紧促设计并不完 美,对于某些问题,我们在以后的设计中参阅其他设计电路,综合各个电路的优点,再 做进一步改进。 两周的时间虽然不长,但是我们在这中间却是收获颇丰,学到很多很多的的东西, 同时也巩固了以前所学过的知识,而且学到了很多在书本上所没有学到过的知识。通过 这次课程设计使我懂得了理论与实际相结合的重要性:只有理论知识是远远不够的,只 有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正应用于社会工作 中去,进而提高自己的实际动手和独立思考能力,为今后的工作奠定良好的基础,做到 真正的学以致用,学有所用,学有所得。 总之,通过这次的课程设计,我们既学会了很多的实践知识,提高的动手能力,同 时又认识到了自身的很多不足和知识上的缺欠,有待于在今后进一

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论