数电基础期末考试题

1、数字电子技术基础期末考试模拟题一、填空题1、数字逻辑电路可分为 和 两大类。2、三态逻辑门输出有三种状态：0态、1态和 。3、基本的逻辑运算有 、 和 三种。4、D触发器的功能有 和 ，特性方程为 。5、D/A转换是指将 信号转换成 信号。6、要构成六进制计数器，至少需要 个触发器，其无效状态有 个。7、如果对90个符号进行二进制编码，则至少需要 位二进制数。8、半导体存储器中ROM是 。二、选择题1、下列最大的数为。2、下列门电路中，不能实现逻辑非的是 。A. 与非门 B. 或非门 C.异或门 D.与门3、A、B、C是或非门的输入，则输出Y为 。A B C+ D4、一片三位二进制译码器，它的

2、输出函数有。A4个B. 8个C. 10个D. 16个 5、四路数据分配器，其地址输入端有 个。A.1 B.2 C.3 D.86、测得某门电路输入A、B和输出Y和波形如下图所示，则Y的表达式是。ABC D7、基本RS触发器如下图所示，为使触发器处于置“0”状态，其SD、RD为 。A. SDRD = 00 B. SDRD = 01C. SDRD = 10 D. SDRD = 118、TTL数字集成电路芯片电源电压为 。A. 3V B. 3.3V C. 5V D. 2-6V 9、同步时序电路和异步时序电路比较，其差异在于后者 。A没有触发器 B. 没有统一的时钟脉冲控制C. 没有稳定状态 D. 输出

3、只与内部状态有关10、把16384Hz的矩形脉冲通过分频得到秒脉冲,则至少需要 级触发器。A.12 B.13 C.14 D.1511、当把两个十进制计数器级联起来时，总模数为 。A.10 B.20 C.50 D.10012、在ADC工作过程的先后顺序应该是 。 A. 保持、采样、编码、量化 B. 采样、保持、量化、编码C. 编码、采样、保持、量化 D. 编码、量化、保持、采样13、EEPROM是指。A. 可抹可编程只读存储器 B. 不可擦除式存储器 C. 只读存储器 D. 电抹可编程只读存储器14、2k 8位的RAM需要的地址线数为 。A. 10条 B. 11条 C. 12条 D. 13条15

4、、同步时序电路和异步时序电路比较，其差异在于后者 。A没有触发器 B. 没有统一的时钟脉冲控制C. 没有稳定状态 D. 输出只与内部状态有关三、下图所示的是双列直插式封装（DIP）集成电路74HC02的俯视图，1、试标出每个引脚的编号，试并在相应的引脚位置旁标明VCC和GND。2、说明该电路的名称。四、画卡诺图化简下列逻辑函数，求最简与或式。1Y（A，B，C，D）=m（0，2，4，5，8，9，10，11，12，13，15）2Y（A，B，C，D）=m（4，5，7，13）+d（6，9，14，15）五、分析下图所示逻辑图的功能。1、写出与电路图对应的输出函数Y的逻辑表达式；2、将函数Y化为最简的与或式；3、列出真值表。六、右图所示的是全加器的逻辑符号。1、说明各输入、输出端的意义；2、 列出真值表。七、试对应CP波形，画出Q、A的波形。（设触发器Q的初始状态为0）八、分析下图所示电路的逻辑功能。1.写出驱动方程和状态方程；2.列出状态表(按Q1Q2 Q3排列)；3.画出状态图。九、四位二进制计数器74LS161的功能表如下,