数电课程设计数码管显示控制器的设计与实现

1、课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目: 数码管显示控制器的设计与实现 初始条件：555定时器、74LS160计数器、74LS161计数器、74LS153数据选择器、74LS48译码器、74LS04非门与数码管、电阻、电容等相关元件。要求完成的主要任务: 1、设计任务根据已知条件，完成对数码管显示控制器的设计、装配与调试。2、设计要求（1）、能自动一次显示出数字 0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9(奇数列)， 0、2、4、6、8（偶数列），0、1、0、1、2、3、4、5、6、7(音乐符号序列)；然后再从头循环；（2）、打开电源自

2、动复位，从自然数列开始显示。时间安排：1、2012 年 6 月 8 日分班集中，布置课程设计任务、选题；讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。2、2012 年 6 月 9 日 至 2012 年 7 月 3 日完成资料查阅、设计、制作与调试；完成课程设计报告撰写。3、2012 年 7 月 4 日提交课程设计报告，进行课程设计验收和答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘 要3Abstact4引 言51设计背景61.1设计任务61.2设计要求61.3指导思想62方案论证72.1方案说明72.2方案原理73电路的设计与分析83.1电路的总体设

3、计83.2电路的原理框图93.3元电路的设计与分析93.3.1多谐振荡电路的设计与分析93.3.2计数电路的设计与分析11译码显示电路的设计与分析134电路仿真、调试与分析164.1脉冲产生电路的仿真164.2总电路的仿真174.3运行结果分析175心得与体会18附录1元器件清单19附录2参考文献20摘要这次的课程设计主要是用计数器来实现的,这个循环控制电路的实质就是要产生一系列有规律的数列, 然后通过一个七段数码管显示出来. 这里使用的只要就是计数器, 计数器在时序电路中应用的很广泛,它不仅可以用于对脉冲进行计数,还可用于分频,定时,产生节拍脉冲以及其他时序信号。运用计数器的不同的功能和不同

4、的接发就可以实现不同的序列输出了。而且这次的内容还包括分电路图的整合,使这个循环显示器能够按照要求依次输出自然序列,奇数序列,偶数序列还有音乐序列。还有一个部分就是时钟电路是由 555 多谐自激震荡集成电路制成，与电阻和电容一起构成周期为一秒时钟电路的时钟周期发生器，为电路提供时钟信号。驱动电路是由74LS160D计数器和74LS153D数据选择器组成,用以驱动数码管正常工作，并且在时钟电路的控制下让数码管循环工作。支持整个电路的工作。这个设计基本上就是由以上部分连接在一起组成的。关键词：555多谐震荡器 74LS160D计数器 74LS153D数据选择器 数码管AbstactThis cou

5、rse is designed to achieve with counter, the cycle is the essence of the control circuit is to produce a series of regular sequence, and then through a seven period of digital tube display. Here is the use of as long as the counter, counter in the sequential circuits of the applications of the very

6、extensive, it not only can be used to count to pulse, it can also be used in separate frequency, time, produce the beat pulse and other timing signal. Using the different functions and counter different receiver can realize the sequence of different output.And the content of the circuit also include

7、s points integration, make this cycle can display in accordance with the requirements in the output natural sequence, odd number sequence, the even sequence and music sequence. There is a part of the clock circuit is by more than 555 harmonic self-excited concussion integrated circuit is made, and t

8、he resistance and capacitance together make up for a second cycle clock circuit clock cycle generator, for circuits provide the clock signal. Driving circuit is made of 74 LS160D counter and 74 LS153D data selector composed, used to drive digital tube normal work, and the clock circuit under the con

9、trol of the make the digital tube circulation work. To support the work of the circuit. This design is basically connected together by above part of.Keywords:more than 555 harmonic oscillator 74LS160D counter74LS153D data selector digital tube引言显示器件是电子设备中不可缺少的部分，从灯泡，阴极射线管（CRT，cathode-ray tube）显示器，到发

10、光二级管（LED，light-emitting diode），液晶显示屏（LCD，Liquid CrystalDisplay），显示器件的发展伴随着电子技术的不断发展。目前，在小型便携式电子设备中，LED和LCD显示器件成为主要的显示器件，其中发光二级管和IJED数码管，主要用于状态指示和数字字符显示，LCD主要用于文字和图形显示。LED数码管是用发光二级管组成字符笔画或点阵，用于显示简单字符和图形。最常用的是七段LED数码管，它用发光二级管组成数字字符8的七段笔画，至少可以显示十六进制数字的十六个字符，再加上一个小数点显示，常用于在电子设备上显示数字字符串。其特点主要在于使用简单，价格低廉，

11、显示亮度高，功耗小，器件可靠性很高。本设计即利用逻辑芯片来实现数码管的控制显示。1.设计背景1.1设计任务根据已知条件，完成对数码管显示控制器的设计、装配与调试。1.2设计要求（1）能自动一次显示出数字 0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9(奇数列)， 0、2、4、6、8（偶数列），0、1、0、1、2、3、4、5、6、7(音乐符号序列)；然后再从头循环；（2）打开电源自动复位，从自然数列开始显示。1.3指导思想本设计将采用几个基本的数字集成的74系列（74LS48,74LS153,555）芯片来完成所需要的数字逻辑显示功能（在七段数码管上按规律显示特定的数字）

12、。本设计具有逻辑清晰、设计巧妙的特点，能很好的符合课程设计的要求。2.方案论证2.1方案说明该设计的关键是对74LS153的输入端的强制置数的处理，设计要求产生奇数，实际上就是将第一个74LS153的1C1强制置1；要求产生偶数，实际上就是把第一个74LS153的1C2强制置0；要求产生0-7的音乐符号，实际就是把第二个74LS153的2C3强制置0；也就是说产生十进制的的计数一直是不变的，它内部的技术依然是0-9的计数，我们只是在外部改变了它的输出而已，因此我们这个方案采用一个最简易的方案：一个74LS160一个74LS161和两个 74LS153，一个555作脉冲产生之用，一片74LS48

13、译码，一个七段数码管作显示。2.2方案原理首先，用一个555构成多谐振荡器产生大约1HZ的脉冲，脉冲可以使74LS160正常工作循环产生09的十进制数作为74LS153的输入，用74LS161的低两位输出作为两个74LS153的地址输入控制其输出。74LS160每循环09一次就会产生进位输出为74LS161提供一个脉冲，使其计数一次，74LS161在此处做为一个四进制的计数器。在脉冲作用下，74LS161的低两位循环产生00、01、10、11从而使74LS153输出相应的十进制数再经74LS48译码最终使数码管按要求依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、

14、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列如此周而复始，不断循环。经以上的论证我们可知，这个方案在理论上分析是完全可行的，经我们仿真之后验证，此方案是完全可行的。3.电路的设计与分析3.1电路的总体设计由设计要求依次显示自然数列1、2、3、4、5、6、7、8、9，奇数列1、3、5、7、9，偶数列0、2、4、6、8，音乐数列0、1、0、1、2、3、4、5、6、7，列出下列关系：自然数列 奇数列 偶数列 音乐数列00000001 0000 00000001 0011 0010

15、00010010 0101 0100 0000 0011 0111 0110 00010100 1001 1000 00100101 00110110 01000111 01011000 01101001 0111通过上面的数列可发现如下规律：奇数列最末位都为1；偶数列最末位都为0,音乐数列的最高位都为0.因此该设计的关键是对74LS153的输入端的强制置数的处理，设计要求产生奇数，实际上就是将第一个74LS153的1C1强制置1；要求产生偶数，实际上就是把第一个74LS153的1C2强制置0；要求产生0-7的音乐符号，实际就是把第二个74LS153的2C3强制置0；也就是说产生十进制的的计数

16、一直是不变的，它内部的技术依然是0-9的计数，我们只是在外部改变了它的输出而已。用一个555构成多谐振荡器产生大约1HZ的脉冲，脉冲可以使74LS160正常工作循环产生09的十进制数作为74LS153的输入，用74LS161的低两位输出作为两个74LS153的地址输入控制其输出。74LS160每循环09一次就会产生进位输出为74LS161提供一个脉冲，使其计数一次，74LS161在此处做为一个四进制的计数器。在脉冲作用下，74LS161的低两位循环产生00、01、10、11从而使74LS153输出相应的十进制数再经74LS48译码最终使数码管按要求依次显示出数字0、1、2、3、4、5、6、7、

17、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列如此周而复始，不断循环。3.2电路的原理框图555脉冲电路计数器计数器数据选择器数据选择器译码电路数码管3.3元电路的设计与分析多谐震荡电路的设计与分析555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V16V 工作，7555 可

18、在 318V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比

19、较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0电平。555定时器主要是与电阻电容构成充放电电路，并由两个比较器来检测电容上的电压以确定输出电压的高低和放电开关管的通断，可构成单稳态触发器、多谐振荡器、施密特触发器等脉冲产生电路。图3-1 自激多谐振荡器电路和波形图时

20、钟信号的产生方式很多，本电路设计使用555定时器，555定种双极型中规模集成电路，只要在外部配上几个适当的阻容。元件和适当的电路连接，就可构成多谐振荡器。该器件的电源电压为4.5V-18V，驱动电流也较大，并能提供与ttl, MOS电路相兼容的逻辑电路。脉冲宽度计算公式：Tw0.7 (R1+RW+R2) C 3-1振荡周期计算公式：T0.7 (R1+RW+2R2) C 3-2经过计算可知R1 约为 580k ， R2约为290k。计数电路的设计与分析 该设计用到了74LS160和74LS161两个计数器，其中74LS160用来产生09的十进制数作为数据选择器的输入，74LS161的输出低两位作

21、为数据选择器的地址选择其实是将其作为了一个四进制的计数器，循环产生00、01、10、11进而控制了数据选择器的输出，终使数码管按要求产生循环数列。下面是最74LS160的介绍： 异步清零端/MR1 为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。 160的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数器控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。 160的计数是同步的，靠CP同时加在四个触发器上而实现的。 当C

22、EP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74LS160的CEP、CET跳变与CP无关。 当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。对于74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。 图3-2 74LS160外部引脚图 图3-3 74LS153外部引脚图160外部管脚 引出端符号： TC           进位输出端 CEP &

23、#160;         计数控制端 Q0-Q3         输出端 CET           计数控制端 CP           时钟输入端（上升沿有效） /MR    

24、0;     异步清除输入端（低电平有效） /PE           同步并行输入置数端（低电平有效） 74LS153逻辑功能表表3-1 74LS153逻辑功能表输入输出BAC0C1C2C3GY´´´´´´10000´´´0 0001´´´0101´0´´0001´1´´011

25、0´´0´0010´´1´0111´´´00011´´´10174LS160逻辑功能表表3-2 74LS160逻辑功能表计数顺序电路状态等效十进制进位输出Q3Q2Q1Q0C0000000100011020010203001130401004050101506011060701117081000809100191译码显示电路的设计与分析数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示）；按发光二极管单元连接方式分为共阳极数码管

26、和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管。共阳数码管在应用时应将公共极COM接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮。当某一字段的阴极为高电平时，相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码管。共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平时，相应字段就会被点亮。该设计中选用的是七段数码管如图3-2所示，为共阴极的 ，用7448译码驱动器进行驱动，当电路开始正常工作后在该数码管上就会按设计要求依次显示数字0、1、2、3、4、5、6、7、8

27、、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、0、1、2、3、4、5、6、7（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列如此周而复始，不断循环。 图3-4 半导体数码管 计数器用来产生十进制计数，其输出端信号加到译码器输入端，经译码后可以在输出端产生所需的控制信号。本电路计数器译码器采用74LS48，译码驱动电路如图3-4。它们分别为可预置4位二进制同步可逆计数器和八选一数据选择器。电路的工作原理是不规则时钟脉冲信号加到计数器74LS160的计数向上引脚，计数器控自然忘序递增计数，其输出端Qd,Qc,Qa,Qb按自然忘序递增到

28、1000时，由于清除和Qd相连接当Qd为1时计数器清等然后又重复递增计数，不断循环进行。而计数器的输出瑞Qc,Qb,Qa接到74LS153的输入端，在Qc，Qb，Qa的作用下价它们的每一种组合方式对应于输出端的一个引脚状态.在任意时刻只有一个端口为高电平其余喘口全为低电平.而且这种变化同样是按照自然递增的顺序循环进行。根据这种结果，可以把每一路输出用以控制半导体数码管从而可以达到循环显示数字的目的。7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 7448的LRBI、BI/RBO,简要说明如下： 灭灯输入BI/RBO ： BI/

29、RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI0时，无论其它输入端是什么电平，所有各段输入ag均为0，所以字形熄灭。 试灯输入LT ： 当LT0时，BI/RBO是输出端，且RBO1，此时无论其它输入端是什么状态，所有各段输出ag均为1,显示字形8。该输入端常用于检查74IS48本身及显示器的好坏。 当LT1，RBI0且输入代码DCBA0000时，各段输出ag均为低电平，与BCD码相应的字形0熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”。此时BI/RBO是输出端，且RBO=0。 BI/RBO作为输出使用时，受控于LT和RBI。当LT1且RB

30、I0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT1且RBI1，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。 从功能表还可看出，对输入代码0000，译码条件是：LT和RBI同时等于1，而对其它输入代码则仅要求LT1，这时候，译码器各段ag输出的电平是由输入BCD码决定的，并且满足显示字形的要求。图3-5 74IS48的引脚图 图3-6 译码驱动电路4.电路仿真、调试与分析4.1脉冲产生电路的仿真图4-1 脉冲产生电路图4-2 脉冲产生电路的仿真4.2总电路仿真图4-3 总电路仿真4.3运行结果分析接通电源后数码管可以按要求依次循环显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、0、1、2、3、4、5、6、7（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列如此周而复始，不断循环。并且打开电源自动复位，从自然数列开始显示。实现了预期的设计要求5.心得与体会这次的课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象能力，另外还有学习查找资料的方法，以及自己处理分析电路、设计电