模拟、数字及电力电子技术时序逻辑电路

1、1 / 8时序逻辑电路时序逻辑电路电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状 态有关。时序电路中必须含有具有记忆能力的存储器件。时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。一、时序电路的基本分析和设计方法(一)分析步骤1根据给定的时序电路图写出下列各逻辑方程式：(1)各触发器的时钟方程。(2)时序电路的输出方程。(3)各触发器的驱动方程。2将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的 状态方程。3根据状态方程和输出方程，列出该时序电路的状态表，画出状

2、态图或时序图。4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。【例1】分析时序电路(2)求状态方程JK触发器的特性方程：Qn 1JQnKQn将各触发器的驱动方程代入，即得电路的状态方程:Q；1J2Q；K2Q2QQg；Q：Qin 1Q0nQ1nQdQ；Q01Qo1nJ0Q0K0QO1QQQ2n(3)计算、列状态表现愉4BQ21Qn0：Q：Qoorleror1YQ：1Qn000001000101i0亠n 1亠nQ0Q201MI0100111ji0Y Q/Q；100n011001011101()()00111100(4)画状态图及时序图(1)时钟方程:输出方程：驱动方程：CP2CP1Y Q

3、nQ；nJ2QiJiQ0JoQ2CP0CPK2QinKiQonKoQ；2 / 8排列忸牛=/0 0000001011x-v-1 f1 0fAOJC.0 /o0_ 丿/I()自黴橢环协无塹羽环3状态方程：n 1n nQ0Q2Q0(CP )Q1n 1Q(?Q；Q)Q；1QCWQ；(CP )4.状态转换表：表 6.2.2状态转换表态序Q2Q1Q0Q2n+1Q1n+1Q0n+1(5)逻辑功能有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲 这6个状态是按递增规律变化的，即：000T001T011T111T110T100T000T所以这是一个用格雷码表示的六进制同步加法计数器。当对第

4、6个脉冲计数时,CP的作用下,计数器又重新从000开始计数， 并产生输出丫=1。【例2】：分析图6.2.4电路的功能。1.时钟方程：CP0CPCR Q0CP2CP2激励方程：J0Q2JiQ0J2n nQ1Q0K。1心1K21图 62.4逻辑电路图3 / 8000000110010102010011301110041000005101010611001071110005.状态转换图:图 625 例状态图6逻辑功能说明：为异步五进制加法计数器。（二）同步时序逻辑电路的设计步骤（1）根据设计要求，设定状态，导出对应状态图或状态表。（2）状态化简。原始状态图（表）通常不是最简的，往往可以消去一些多余状

5、态。消去多余状态的过程叫做状态化简。（输入相同时、输出相同、且转换的状态也相同的状态叫做等价状态）（3）状态分配，又称状态编码。（4）选择触发器的类型。触发器的类型选得合适，可以简化电路结构。（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。（6）根据输出方程和驱动方程画出逻辑图。（7）检查电路能否自启动。【例1】设计一时序电路，实现下图所示的状态图：排列顺序：c n c n c n/ Y/0 /0/0Q2Q1Qo F000 f 001 f 010 f 011/J/0X110 101 100/0 /0由于已给出了二进制编码状态图，设计直接从第4步开始。（1）

6、选择触发器，求时钟方程、输出方程、状态方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：CPCRCP2CP利用卡诺图得到输出方程:4 / 8利用次态卡诺图得到状态方程:(4)检查电路能否自启动 将无效状态111代入状态方程计算：Q011Q2Q1nQonTQ010Q1n 1Q0Q?Q?QonQn0 Q2n 1Q；Q01QnQ?Q；0可见111的次态为有效状态000，电路能够自启动。计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。【例】 用74LS163来构成一个十二进制计数器。1)写出状态SN-1的二进制

7、代码。SN-1=S12-1=S11=1011CR LD PN1P11,PN1P1Q31Q1nQ0nL1Q1000(a)Q：1的卡诺图Q01 1QnQnQ1nQnQ2Q1Q01 Q0Q1n1Q01Q1nQnQ0nQ；Q2n 1Q1nQ01Q2nQ7Q2变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程Qn 1JQnKQnJoJiQ；Q：、Q0、KiQinQ(?、Ko1n nQ2QoK2Qin(2)求归零逻辑。(3)画连线图。(3)作逻辑电路图5 / 8coLD0=1 1CffI；IJ_Z) )b Zi DiD、(b)乐同步育数喘厉归誓【例】用74LS161来构成一个十二进制计数器。74

8、161是十六进制异步计数器，采用异步清零、同步置数工作方式。 用异步清零端CR归零：寄存器能够暂存数码（或指令代码）的数字部件称为寄存器。寄存器根据功能可分为数码寄存器和移 位寄存器两大类。一、 数码寄存器寄存器要存放数码，必须要存得进、记得住、取得出。因此寄存器中除触发器外，通常还有一 些控制作用的门电路相配合。图5.17为由D触发器组成的4位数码寄存器。在存数指令（CP脉冲上升沿）的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并可从各触发器的Q端同时输出，所以称其为并行输入、并行输出的寄存器。二、单向移位寄存器由D触发器构成的4位右移寄存器如图5.18所示。CR为异步清零端。左边触发器的输出接至 相邻右边触发器的输入端D，输入数据由最左边触发器FF0的输入端D0接入。(?oQi Q