第2章 数字逻辑基础

1、第2章 数字逻辑基础【考点透视】本章主要考核逻辑代数初步，逻辑电路，触发器，加法器，寄存器，计数器，译码器及分配器。掌握各种逻辑运算法则的语言，简化逻辑式，数字逻辑的代数式表达及符号表达，会画真值表，异或门、三态门的原理及应用，触发器的状态、真值表及应用，加法器的标准符号及真值表，寄存器原理及应用，计数器原理及应用，译码器原理及应用，分配器原理及应用。【同步跟踪强化训练】一、 单项选择题1. 若某CPU由16位字长，则CPU内部每个通用寄存器应由 C 个触发器构成。A2个 B64个C16个D8个2. 下列关于触发器的叙述错误的是DA触发器由逻辑电路加上适当的反馈构成B触发器的最大特点是具有记忆

2、功能C触发器可以组成寄存器、计数器等D触发器本身可以构成一个最简单的组合逻辑电路3. 分配器和计数器相连使用，可用作AA节拍发生器B计数器C寄存器D译码器4. 若RS触发器当前处在Q=0的稳定状态，为使它变为Q=1的稳态，应使R和S分别为CA0,0B0,1C1,0D1,15. 与A+A的结果相同的是DAA·AB1·ACA0D以上都相同6. 若逻辑运算为Y=A+B，则当A=B=1时，Y为BA0B1C20D107. 半加器的输入A、B为 D 时，其输出的H（和）与J（进位）为（0,1）。A0,0B1,0C0,1D1,18. D触发器只有在 C 信号到来时刻才能接受输入信息。AR

3、端 BS端信号CCP脉冲DD端9. 若或非门的输入变量为A、B和C，输出变量为Y，则只有当A、B与C分别为 A 时，Y才为1。A0,0,0B1,0,0C0,1,1D1,1,110. 逻辑式A+AB的最简式为AAABABCABDB11. 若“与非”门输入为A和B，只有当A、B分别为 D 时，输出Y=0。A0,0B0,1C1,0D1,112. 逻辑式Y=AB+AB+AB的最简式为CAB+ABBA+ABCA+BDB13. 若有一个二端输入四端输出的译码器，下面 B 是不可能出现的。A1011B0110C1000D010014. 下列有关计数错误的是 DA二进制计数器是最基本、最简单的计数器B计数器实

4、质上是对输入脉冲个数进行计数C计数器由触发器即控制逻辑组成D异步计数器比同步计数器速度快15. 只有当与非门的输入变量A、B的值为 A 时，其输出才为1。A0,0B0,1C1,0D1,116. 四位二进制寄存器可存放四位二进制数，它是由四个 C 构成的。A“与”门B“与非”门C触发器D“或”门17. 以下式子不正确的是DAAAB=ABBAB=ABCABBAB=ABDAB=A·B18. 8421码十进制计数器可记录最小的数是0000，最大的数是DA1010B1110C1100D100119. 以下叙述正确的是CARS触发器两输入端取任意值均有稳定状态BD触发器的输入端为“1”时，它立即

5、输出“1”CRS触发器RD悬空等效于它接高电平D若D触发器自己的D和Q相接则它无法工作20. 在由四个D触发器构成的左移循环寄存器中，右当前值为0111，则经过三个时钟脉冲以后，当前值为AA1011B1001C1101D101021. 8位无符号定点整数的数值范围是CA0255B0127C0256D012822. 逻辑式Y=ABCABC的最简式是DAABB0CBCD123. 要实现逻辑运算Y=AB，应使用DA“与”门B“与非”门C“或”门D“或非”门24. 译码器的电路由 组成。DAD触发器B计数器加译码电路C寄存器D寄存器加译码电路25. 下面叙述关系正确的是DA1A=1B1A=0C1A=A

6、C1A=A26. 下列布尔代数运算中正确的是AA11=1B11=0C11=10DA，B，C都不对27. 逻辑式AA=BA0B1CADA28. 下列选项中，不是最基本的逻辑电路的是CA与门电路B或门电路C三态门电路D非门电路29. 用“与非”构成的三态门，其中 B 的作用是决定输出、输入间是否有“与非”关系。A输入端B使能端C输出端D以上都不对30. 下列中非法的逻辑式是BAAABB2ABCABCDAB31. 以下与ABACBC相等的是DA0B1CABDABC32. “或非”门中，A为输入端，B为输出端，则A、B均为低电压时，输出Y为CA11B10C1D033. 触发器有 个输出端。CA1个B3

7、个C2个D4个34. 用触发器可以构成AA寄存器B译码器C加法器D逻辑器35. 算术逻辑单元ALU中应该包括CA计数器B寄存器C加法器D译码器36. 下面说法错误的是CA“与”门的输入端可以是两个或两个以上B“异或”门的输入端只能是两个C三态门的输出端有两个状态，其中“三态”是指EN端D“非”门只允许有一个输入端37. 若门电路的输入量为1、1，输出量为0，不可能完成此功能的是DA“异或”门B“与非”门C“或非”门D“与”门38. 下列逻辑代数运算，正确的是AA01=1B00=1C11=2D11=1039. 某移位寄存器当前值Q3Q2Q1Q0=1011，经三次脉冲后它变为1101，则它是CA左

8、移寄存器Din=1B左移循环寄存器C右移寄存器Din=1D右移循环寄存器40. 下列叙述正确的是DA门电路是具有记忆功能的电路DBRS触发器由门电路构成，没有记忆功能CRS触发器没有记忆功能，D触发器有记忆功能DRS触发器由门电路构成，由交叉耦合使触发器有了记忆功能41. 与AB相等的是CAABBABCABDAB42. 下列逻辑代数运算，正确的是AA0·0=0B0·1=1C1·1=0D1=143. 逻辑代数中，A·（AB）=AAABACABDAB44. 逻辑代数中A·0=DAABAC1D045. 逻辑代数中A·A=AAABAC1D04

9、6. 逻辑代数中A=AAABAC1D047. 逻辑代数中A·A=CA1BAC0DA48. “异或”门的逻辑表达式为Y=(AB) CAABABBABABCABABDABAB49. 某译码器输出正确的是A0101B1011C0011D101050. 逻辑代数中，不正确的是BAAA=ABA·A=1CA0=ADA·1=A51. 逻辑代数中，不正确的是CAAB=BABA·B=B·ACA（BC）=（A·B）CD（A）52. 以下论述正确的是BARS触发器不能构成寄存器B各种触发器都能构成寄存器C计数器只能由RS触发器构成D同步计数器的结构简单，工

10、作速度快53. 以下叙述正确的是DA门电路具有记忆功能BRS触发器没有记忆功能CD触发器没有记忆功能DRS触发器和D触发器都有记忆功能54. 当ABC= 时，逻辑表达式Y=ABCABC=1。C D .A000B010C101D11155. 若RS触发器当前的输出为Q=0，为使触发器翻转成Q=1，应使R、S分别为CA0,0B0,1C1,0D1,156. 逻辑代数中，A（A·B）=AAABACA·BDAB57. 若“或非”门的输入变量为A和B，输出变量为Y，则只有当A与B分别为 A 时，Y才为1。A0,0B1,0C0,1D1,158. 逻辑代数中，AA·B=DAA&#

11、183;BBABCABDAB59. 若门电路的输入为1、0，输出为1，则不可能完成此功能的是 CA“与非”门B“或”门C“与”门D以上均对60. 某移位寄存器的初始状态为1101，经过二次移位后变成0011。则该寄存器是CA左移寄存器（末位补0）B左移寄存器（末位补1）C右移寄存器（高位补0）D右移寄存器（高位补1）61. 组成分配器的是BA计数器，寄存器B计数器，译码器C寄存器，加法器D加法器，译码器62. 需要用触发器的是C A半加器B全加器C寄存器D译码器63. 若“与非”输入为A和B，只有当A、B分别为 D 时，输出Y=0。A0,0B0,1C1,0D1,164. 设四位二进制基本寄存器

12、的初始状态为0000，输入总是0001，在两个脉冲到来后，该寄存器的状态为B A0000B0001C0010D001165. 在三位二进制计数器中，若当前Q3Q2Q1=011，如经过三次脉冲它变为BA101B110C001D010二、 填空题1. 三态门输出端有三种状态： 高电位 、 低电位 和 高阻 状态。2. 要使RS触发器输出为Q=0的稳定状态，应使S= 1 ，R=0。3. 若半加器的两个输入端为A和B，则它的本位和H= AB ，进位J= AB 。4. D触发器仅当在CP由 0 变 1 时将输入D的状态送给触发器Q，故称为 脉冲前沿 触发。5. RS触发器的两个输入端均为“1”时，其输出

13、端Q将 不变 。6. 分配器可由 计数器 和 译码器 组成，分配器与计数器相连使用可用作 节拍脉冲器 。7. 加法器由 半加器 和 全加器 两种，可由 异或 门组成。8. AAB的最简式是 A 。9. 根据逻辑代数定义，AA= A 。10. 三态门EN端称为 使能端 。11. 若RS触发器R=1且S=1，则它处于 维持 状态。12. 为将RS触发器清零，则输入端R应为0，S应为 1 ，输出端Q为 0 。13. 为将RS触发器置1，则输入端S应为0，R应为 1 ，输出端Q为 1 。14. 当RS触发器的R=0,、S=0时，输出端Q处于 不稳定 状态。15. 程序计数器由 触发器 构成。16. 逻

14、辑运算中AA= A ，A·A= A ，AA= 0 。17. 设计数器当前值Q4Q3Q2Q1=0110，若它是十进制计数器，问经过五个脉冲后Q4Q3Q2Q1= 0001 ；若它是二进制计数器，则Q4Q3Q2Q1= 1011 。18. 某逻辑有三个输入端A、B、C，其中C=1，若此门为“与”门则输出为 AB ，若它是“或非”门则输出为 O 。19. 若译码器的输出端有8个，则它的输入端是 3 位二进制数。20. 分配器由一个三位 计数器 和译码器组成。21. 分配器可用作 节拍脉冲器 。22. 二进制计数器是对 计数脉冲CP 的个数进行计数。23. 二进制计数器分异步计数器和 同步 计数

15、器两种，而 同步 计数器的速度更快。24. 二位8421码十进制计数器需要8 个D触发器构成。25. L=ABADADACBDACEFBEED简化为 ACBDBE 。26. L=ABCABDABCCDBD简化为 BCD 。三、 计算题1. 用公式法证明下列等式（1） ABCABCABC=ACAB（2） AABCACD（CD）E=ACDE2. 用真值表证明（1） ABAC=ABACBC（2） AAB=AB（3） ABC=ABC（4） AB=AB 3. 化简下列逻辑函数（1） Y=（AB）（AC）（2） Y=ABACBC（3） Y=（ABC）（ABC）（4） Y=（AAB）（BAB）（5） Y=A

16、（ACBD）B（CDE）BC（6） Y=ABCABAC4. 当逻辑变量A、B、C取何值时，F=ABC（AB）的逻辑值为1？四、 问答题1. 什么是触发器，它有什么作用？2. 什么叫半加器和全加器？写出它们的真值表。3. 试述二进制计数器与8421码十进制计数器的区别。4. 逻辑代数与普通代数的本质区别是什么？5. 逻辑代数的基本运算有哪些？6. 逻辑加的基本运算规则是什么？7. 逻辑乘的基本运算规则是什么？8. 逻辑非的基本运算规则是什么？9. 逻辑代数的运算法则是什么？10. 什么是“三态”门？11. 写出各种逻辑门电路的标准符号、逻辑表达式、真值表。12. 说明RS触发器为什么具有双稳态？

17、13. 试述译码器的原理。14. 试述分配器的原理。15. 设计一个熟人为A、B、C，输出为S、C的全加器，要求：（1） 写出真值表（2） 画出全加器标准符号16. 如图2-1所示，是一个由三个D触发器构成的寄存器，试问它是个完成什么功能的寄存器？设它的初始状态Q2Q1Q0=101，在加入2个CP脉冲后，Q2Q1Q0=？此后再加入一个CP脉冲后，Q2Q1Q0=？Q0Q1Q2ID CIID CIID CICP图2-117. 设有一个D触发器，初始状态为“0”态。当D=1时，触发脉冲CP先由CP=0，再变为01，再变为10，试写出这三种状态下触发器输出端Q的值。18. 如图2-2所示，两位二进制计

18、数器加译码器电路，若初始状态为C2C1=10，则Y3Y2Y1Y0=？加入两个计数脉冲后Y3Y2Y1Y0=？Y3Y2Y1Y0Q1 Q1C1Q2 Q2C2计数脉冲二进制计数器图2-219. 指出图2-3是完成何功能的寄存器？设电路的初始状态Q3Q2Q1Q0=1101，在加入一个时钟脉冲后，Q3Q2Q1Q0=？Q0Q1Q2Q3D C0Q QD C1Q QD C2Q QD C3Q QCP图2-320. 如图2-4所示由三个D型触发器构成的寄存器，试问它是个完成什么功能的寄存器？设它的初始状态Q3Q2Q1=011，在加入2个CP脉冲后，Q3Q2Q1=？此后再加入1个CP脉冲后Q3Q2Q1=？Q1Q2Q3

19、ID CIID CIID CICP图2-421. 设计一个输入为A、B，输出为H、J的半加器，要求：（1） 写出真值表（2） 写出逻辑表达式22. 如图2-5所示电路的功能是什么？Q3Q2Q1Q0ID CIID CIID CIID CICP图2-5若初始值Q3Q2Q1Q0=1011问：经过两个脉冲后Q3Q2Q1Q0=？若再经过一脉冲Q3Q2Q1Q0=？23. 如图2-6所示两位二进制计数器加译码器，若初始状态下Y3Y2Y1Y0=0111，问再经过两个计数后Y3Y2Y1Y0=？问经过几个状态后它能变成1000码？Y3Y2Y1Y0C2Q2 Q2C1Q1 Q1图2-624. 如图2-7为二进制计数器

20、加译码器电路。若初态C2C1=00（即Q2Q1=00）则输出Y3Y2Y1Y0=？若再加入两个脉冲后Y3Y2Y1Y0=？Y3Y2Y1Y0Q2Q2Q1Q1C2C1图2-725. 如图2-8所示由三个D触发器构成的寄存器，试问它是个完成什么功能的寄存器？设初始状态Q2Q1Q0=011，在加入1个CP脉冲后，Q2Q1Q0=？，此后再加入一个CP脉冲后，Q2Q1Q0=？ID CIID CIQ2Q1ID CIQ0“1”CP图2-826. 建立Y=X1X2X3的真值表.27. 如图2-9所示的逻辑功能是什么？若初始值Q2Q1Q0=101问加入两个脉冲后Q2Q1Q0=？若再加入两个脉冲后Q2Q1Q0=？Q0Q

21、1Q2DDDCP图2-928. 图2-10是一个二位二进制计数器译码器电路，若初始状态C2C1=11，则输出Y3Y2Y1Y0为多少？加入两个计数脉冲后，输出Y3Y2Y1Y0又为多少？Y3Y2Y1Y0&&&&Q1 Q1Q2 Q2C2C1计数脉冲图2-629. 画出RS基本触发器的结构图，说明它的两个稳定状态。【参考答案】一、 单项选择题 110CDACDBDCAA1120DCBDACDDCD2130CDDDDABCBB3140DDCACCDABD4150CAADAACCBB5160CBDCCAADCC6165BCDCB二、 填空题1. 高电位低电位高阻2. 13.

22、 ABAB4. 01脉冲前沿5. 保存不变6. 计数器译码器节拍脉冲器7. 半加器全加器异或8. AB9. A10. 使能端11. 维持12. 1013. 1114. 不稳定15. 触发器16. AA017. 0001101118. AB019. 320. 二进制计数器21. 节拍脉冲器22. 计数脉冲CP23. 同步同步24. 825. ACBDBE26. BCD三、 计算题1. 用公式法证明下列等式（1） ABCABCABC=ACAB解：ABCABCABC=ABCABCABCABC =AC（BB）AB（CC） = ACAB（2） AABCACD（CD）E=ACDE解：AABCACD（CD）

23、E=A（1BC）ACD（CD）E利用去因子法 =AACD（CD）E利用摩根定律 =ACD（CD）E = ACD（CD）E = ACDE【解析】任意布尔式都可以转化成“与或型”的布尔式。所以我们主要讨论“与或型”布尔式的化简。方法如下：第一步：用公式ABAB=A进行检验，看是否存在可和项。（和项法）第二步：用公式AAB=A进行检验，看是否存在可吸收项。（吸收法）第三步：用公式AAB=AB进行检验，看能否化简。（去因子法）第四步：用公式ABACBC=ABAC进行检验，看有无可消去的“与项”。（消项法）第五步：用公式AB=A·B或A·B=AB使用摩根定律进行或与转换（1） 合项法

24、ABAB=A，利用合项法，当两个“与”项中，一部分变量相同A，而另一部分互为反变量时B和B，互为反变量B和B这部分将被合并掉。【例】ABAB=A（BB）=A（2） 吸收法AAB=A，利用吸收法，当一个较大的“与”项AB含有了一个较小的“与”项A，则大的“与”项将被较小“与”项A吸收【例】AAB=A（1B）=A·1=A（3） 去因子法AAB=AB，利用去因子法，当一个“与”项中含有另外一个“与”项的反变量成分时，则该反变量成分是多余的。【例】AAB=AABAB=AB（AA）=AB·1=AB（4） 消项法（包含律）ABACBC=ABAC，利用消项法，在表达式中，其中两项，有一部

25、分互为反变量，剩余的部分正好与表达式中的第三个“与项”相同，那么这个第三个与项是多余的。【例】ABACBC=ABAC（AA）BC =ABACABCABC =AB（1C）AC（1B） =ABAC（5） 摩根定律（反演律）AB=A·B或A·B=AB2. 用真值表证明（1） ABAC=ABACBCABCABACABACBC0000000100010000111110000101001101111111由真值表看出，对应变量A、B、C的所有取值，ABAC与ABACBC的值都相等，因此等式成立。（2） AAB=ABABAABAB0000011110111111据真值表，对应变量A、B

26、的所有取值，AAB与AB的值都相等，因此等式成立。（3） ABC=ABCABCABC左=ABCABC右=ABC000111101001110010010101010011100010100011010101010010110001010111000010可见，A、B、C每组取值都有左、右相等，所以ABC=ABC。（4） AB=AB ABAB左=ABAB右=AB0001111010110110110111110000可见，对应变量A、B的所有取值，AB与AB的值都相等，因此等式成立。3. 化简下列逻辑函数（1） Y=（AB）（AC）=A（AC）B（AC）=AAACABBC=A（1B）ACBC=A

27、ACBC=A（1C）BC利用摩根定律=ABC（2） Y=ABACBC=AB（AB）C利用去因子法=AB（AB）C=ABC利用摩根定律（3） Y=（ABC）（ABC）=（ABC）（ABC）=（ABC）（ABC）=AABCBABCCABC=ABCABCABC利用去因子法=ABC（4） Y=（AAB）（BAB）=（AB）（BA）=ABAABBAB=ABABAB=A（B1）B（1A）=AB（5） Y=A（ACBD）B（CDE）BCAA=0=AACABCBCBDEBC=ABCBCBDEBC=BC（A1）BDEBC=BCBDEBCCC=1=B（CC）BDE=BBDE=B（1DE）利用摩根定律=B（6） Y

28、=ABCABAC=（ABC）（ABAC）=AABAACBABBACCABCAC=ABACABABCABCAC=ABACABC=AB（1C）AC=ABAC4. 当逻辑变量A、B、C取何值时，F=ABC（AB）的逻辑值为1？利用摩根定律解： F=ABC（AB）= A·BC（AB）=A·（BC）（AB）AA=0=A·（BABBCACB）=ABAABBACAACB=ABC当A=0，B=C=1时，F=1四、 问答题1. 什么是触发器，它有什么作用？答：触发器是计算机中各种复杂逻辑电路的基础，计数器、运算器、寄存器等等主要都是由触发器组成的，触发器有两个输出端，以决定其状态（

29、1或0）。2. 什么叫半加器和全加器？写出它们的真值表。答：加法器分为半加器和全加器。将两个逻辑变量A、B相加后，求其“和”及“进位”的逻辑电路称为半加器。若把低位半加器的进位也作为此半加器的输入端，则此加法器称为全加器。半加器的真值表AB和进位0000011010101101全加器的真值表AB低位进位和进位00000001100101001101100101010111001111113. 试述二进制计数器与8421码十进制计数器的区别。答：二进制计数器的基本原理是“逢二进一”。在日常生活中，大量的计数是十进制计数。十进制计数的特点是“逢十进一”，8421编码计数器和四位二进制计数器不同之处

30、在于：在19个脉冲到来时，8421十进制和二进制计数器一样都逢二进一，当第十个脉冲到达时，C1变0后不进位到C2而是进位到C4，使计数器由“1001”返回“0000”，实现8421码十进制计数。4. 逻辑代数与普通代数的本质区别是什么？答：逻辑代数是研究复杂的逻辑关系的有力工具，人们也往往称为布尔代数。逻辑代数和一般代数不同，一般代数变量的值是连续的，而逻辑代数中变量的值只有两个：1和0；尽管在逻辑代数的运算中某些规则和普通代数相同，但逻辑代数中的0和1,的意义绝不是普通代数中的数值0和1，它只代表某种物理量的状态，因此，逻辑代数运算含义和普通代数完全不同。5. 逻辑代数的基本运算有哪些？答：

31、在逻辑代数中，基本的逻辑运算有三种，即：逻辑加、逻辑乘和逻辑非运算。其他所有逻辑运算都可以由这三种基本运算构成。6. 逻辑加的基本运算规则是什么？答：00=0A0=A01=1A1=110=1AA=A11=17. 逻辑乘的基本运算规则是什么？答：0·0=0A·0=00·1=0A·1=A1·0=0A·A=A1·1=·8. 逻辑非的基本运算规则是什么？答：0=1AA=11=0A·A=0A=A9. 逻辑代数的运算法则是什么？答：和普通代数一样，逻辑代数也有类似的运算法则，如逻辑代数同样适合用交换律、结合律和分配率

32、三种运算法则。结合律：AB=BAAB=BA结合律：（AB）C=A（BC）（AB）C=A（BC）分配率：A（BC）=ABAC10. 什么是“三态”门？答：在计算机部件中还有一种特殊的门电路“三态”门，它和一般门电路的区别在于它有三种输出状态，即除高位输出状态（“1”）、低位输出状态（“0”）以外，还有第三种输出状态，称“高阻状态”，在此状态下，门电路的输出端既无电流输出，也无电流灌入，使门电路处于“隔离状态”，即第三态状态，三态门之名也就由此而得。11. 写出各种逻辑门电路的标准符号、逻辑表达式、真值表。答：真值表逻辑表达式准符合名称ABY000010100111&ABYY=A·

33、;B“与”逻辑门ABY000011101111Y=AB1ABY“或”逻辑门AY0110Y=AAY“非”逻辑门Y=AB&ABY“与非”逻辑门ABY0010111011101ABYABY001010100110“或非”逻辑门Y=ABABYY=ABABABY000011101110“异或”逻辑门BAYEN三态门12. 说明RS触发器为什么具有双稳态？答：（a）逻辑题&&S R（b）逻辑符号图1 由与非门组成的基本RS触发器所谓“双稳态”的意思是：在正常情况下，RS触发器的输出端Q和Q的状态总是相反且稳定的。SD和RD称为直接置“1”端和直接置“0”端。当SD置低电位时使Q=1

34、，因RD端悬空（等效于高电位），故“与非”门1的两个输入端（RD和Q）都为高电位，因而这个“与非”门的输出端Q为低电位，由于这个Q又是“与非”门2的输入端，从而维持了“与非”门2的输出为1，因而即使SD恢复高电位时，“与非”门2也保存1状态，且稳定下来。当RD置低电位时，使Q=0，且RD的低电位输入撤销后能稳定维持Q=0，所以叫双稳态。13. 试述译码器的原理。答：译码器就是将制定的数码翻译成相应的状态输出，使其输出通道中相应的一条有信号输出（脉冲或电位），例如一个三位的二进制数可有八个状态，即000、001、010、011、100、101、110、111，因此可有有8条相应的输出线。（图请见

35、教材28页图2.25）14. 试述分配器的原理。答：分配器可用作节拍脉冲器。它具有多条输出线，在每条输出线上能按一定顺序输出信号，计数器计数时，依次有07号线上输出低电位。（图请见教材28页图2.26）15. 设计一个熟人为A、B、C，输出为S、C的全加器，要求：（1） 写出真值表（2） 画出全加器标准符号答：（1）真值表如下：ABCSC0000000110010100110110010101011100111111（2）全加器标准符号J全加器的标准符号JHAB16. 如图2-1所示，是一个由三个D触发器构成的寄存器，试问它是个完成什么功能的寄存器？设它的初始状态Q2Q1Q0=101，在加入2

36、个CP脉冲后，Q2Q1Q0=？此后再加入一个CP脉冲后，Q2Q1Q0=？Q0Q1Q2ID CIID CIID CICP图2-1答：（1） 循环右移寄存器（2） Q2Q1Q0=011加入一个脉冲变成110，再加入一个脉冲变成011（3） Q2Q1Q0=10117. 设有一个D触发器，初始状态为“0”态。当D=1时，触发脉冲CP先由CP=0，再变为01，再变为10，试写出这三种状态下触发器输出端Q的值。答：D触发器初始状态为“0”的含义是Q=0。（1） 当CP=0，但触发器脉冲的上升沿位达到时，D=1不能改变触发器的工作状态，输出端Q保存原来的状态，即Q=0。（2） 当CP=01时，表示脉冲的前沿

37、到达，则Q和D的状态保持一致，Q=1。（3） 当CP=10时，表示脉冲的后沿到达，但因D触发器的触发脉冲CP有效边沿规定为上升沿有效，所以此时无论D如何变化均不能改变D触发器的工作状态，Q=1。18. 如图2-2所示，两位二进制计数器加译码器电路，若初始状态为C2C1=10，则Y3Y2Y1Y0=？加入两个计数脉冲后Y3Y2Y1Y0=？Y3Y2Y1Y0Q1 Q1C1Q2 Q2C2计数脉冲二进制计数器图2-2答：由图可写出Y3Y2Y1Y0的逻辑表达式：Y0=Q2·Q1Y1=Q2·Q1Y2=Q2·Q1Y3=Q2·Q1（1） Y3Y2Y1Y0=1011（2） Y

38、3Y2Y1Y0=111019. 指出图2-3是完成何功能的寄存器？设电路的初始状态Q3Q2Q1Q0=1101，在加入一个时钟脉冲后，Q3Q2Q1Q0=？Q0Q1Q2Q3D C0Q QD C1Q QD C2Q QD C3Q QCP图2-3解：（1） 图2-3是完成算术右移的移位寄存器（2） Q3Q2Q1Q0=111020. 如图2-4所示由三个D型触发器构成的寄存器，试问它是个完成什么功能的寄存器？设它的初始状态Q3Q2Q1=011，在加入2个CP脉冲后，Q3Q2Q1=？此后再加入1个CP脉冲后Q3Q2Q1=？Q1Q2Q3ID CIID CIID CICP图2-4答：（1） 图2-4是完成循环右

39、移的移位寄存器（2） Q3Q2Q1=110（3） Q3Q2Q1=01121. 设计一个输入为A、B，输出为H、J的半加器，要求：（1） 写出真值表（2） 写出逻辑表达式答：（1）真值表ABHJ0000011010101101（2）逻辑表达式如下：H=ABABJ=AB22. 如图2-5所示电路的功能是什么？Q3Q2Q1Q0ID CIID CIID CIID CICP图2-5若初始值Q3Q2Q1Q0=1011问：经过两个脉冲后Q3Q2Q1Q0=？若再经过一脉冲Q3Q2Q1Q0=？答：（1） 图2-5是右移寄存器（2） Q3Q2Q1Q0=0010（3） Q3Q2Q1Q0=000123. 如图2-6所

40、示两位二进制计数器加译码器，若初始状态下Y3Y2Y1Y0=0111，问再经过两个计数后Y3Y2Y1Y0=？问经过几个状态后它能变成1000码？Y3Y2Y1Y0C2Q2 Q2C1Q1 Q1图2-6答：由图2-6可以求得Y3Y2Y1Y0的逻辑表达式：Y0=Q2·Q1Y1=Q2·Q1Y2=Q2·Q1Y3=Q2·Q1（1） 根据初始状态Y3Y2Y1Y0=0111，（因为表达式Y3= Q2·Q1=0）可导出此时Q2Q1=11。在经过两个计数后Y3Y2Y1Y0=1101（2） Q2Q1有四种状态00、01、10、11初始状态：Q2Q1=11时，Y3Y2Y1

41、Y0=0111。经一个脉冲后，Q2Q1=00时，Y3Y2Y1Y0=1110。再经一个脉冲后，Q2Q1=01时，Y3Y2Y1Y0=1101。再经一个脉冲后，Q2Q1=10时，Y3Y2Y1Y0=1011。可以得出Q2Q1的四种状态都不能使Y3Y2Y1Y0成为1000，故不能变成1000。24. 如图2-7为二进制计数器加译码器电路。若初态C2C1=00（即Q2Q1=00）则输出Y3Y2Y1Y0=？若再加入两个脉冲后Y3Y2Y1Y0=？Y3Y2Y1Y0Q2Q2Q1Q1C2C1图2-7答：由图2-7可以求得Y3Y2Y1Y0的逻辑表达式：Y0=Q2·Q1Y1=Q2·Q1Y2=Q2&#

42、183;Q1Y3=Q2·Q1（1） C2C1=00，代入逻辑表达式得，Y3Y2Y1Y0=1110。（2） 再经过两个脉冲后，C2C1=10，代入逻辑表达式的，Y3Y2Y1Y0=101125. 如图2-8所示由三个D触发器构成的寄存器，试问它是个完成什么功能的寄存器？设初始状态Q2Q1Q0=011，在加入1个CP脉冲后，Q2Q1Q0=？，此后再加入一个CP脉冲后，Q2Q1Q0=？ID CIID CIQ2Q1ID CIQ0“1”CP图2-8解：（1） 移入“1”的右移寄存器；（2） Q2Q1Q0=101；（3） Q2Q1Q0=11026. 建立Y=X1X2X3的真值表.答：X1X2X3X1X2X3X1X2X3000010010101001011011000110101110011111027. 如图2-9所示的逻辑功能是什么？若初始值Q2Q1Q0=101问加入两个脉冲后Q2Q1Q0=？若再加入两个脉冲后Q2Q1Q0=？Q0Q1Q2DDDCP图2-9解：（1） 左移循环寄存器（2） Q2Q1Q0=110（3） Q2Q1Q0=01128. 图2-10是一个二位二进制计数器译码器电路，若初始状态C2C1=11，则输出Y3Y2Y1