中国石油大学计算机组成原理组卷

1、学习_好资料计算机组成原理试卷-选择（2）1冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是A. 指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元选C -分析：完成条指令可以分成取指令和执行指令，取指时访问存储器将指令取出，执行时访问存 储器把操作数取出。下列关于RISC的叙述中，错误的是2.A. RISC普遍采用微程序控制器B. RlSC大多数指令在-个时钟周期内完成C. RlSC的内部通用寄存器数量相对ClSC多D. RlSC的指令数、寻址方式和指令格式种类相对ClSC少选ARISC不用或者少用微程序控制器分析：假

2、设某系统总线在个总线周期中并行传输4字节信 息，个总线周期占用2个时钟3.周期，总线时钟频率为IOMHz,则总线带宽是A. IOMBZs B. 20MBS C. 40MBSD. 80MBs选B分析：总线带宽是指单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡 量。所以：4*102=20MBs4.某计算机存储器按字节编址主存地址空间人小为64MB现用IMX 8位的RAM芯片组成32MB的主 存储器，则存储器地址寄存器MAR的位数至少是A. 22 位 位 26. D 位 25. C 位 23. BD选位。26） =26,故而是（的主存地址空间，故而MAR的寻址范圉是64M, lo

3、g264M61MB分析：而 实际的主存的空间不能代农MAR的位数C査询程序运行次，采用定时査询方式控制设备某计 算机处理器主频为50MH, A的1/05.至在设备A工作期间，为保证数据不丢失，每秒需对其査 询500所用的时钟周期数至少为。CPU时间的百分比至少是I/OCPU少200次，则用于设备A 的的时间占整个0. 50%.A. 0. 02% D0. 20%.C0. 05%.BC选IOOOOOlO 500200个周期，每次200分析：每秒次査询，500则每秒最少X= 0000个周期，÷ 50M=0. 20%o.某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编

4、 码6.个微命令，则操、7个互斥类，分别包含个微命令，构成33法，共有5 35、12、6和 更多精品文档.学习-好资料作控制字段至少有A. 5 位 B. 6 位 C. 15 位 D. 33 位选C分析：操作控制字段采用字段直接编码法，将微指令拆成诺干个小字段，互斥微指令可以在同 个字段，所以5个互斥微指令分别需要3, 2, 4, 3, 3,共15位。7响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括I. 关中断II.保存通用寄存器的内容.形成中断服务程序入口地址并送PCA.仅 I、II B.仅 I、III C.仅 II、IIID. I、II.II选B分析：响应外部中断的过程中包

5、括关中断,保护断点,形成中断服务程序入口地址并送PC ,而保存通用寄存器的内容是在进入中断服务程序后首先进行的操作。8.某数采用IEEE 754单精度浮点数格式农示为C640 OOOOH,则该数的值是A. -1.5×213 B-1.5×212 C. -0.5X213 D. -0.5×212选A分析：IEEE 754单精度浮点数格式为C640 0000H,二进制格式为1100 OllO OlOO 0000 0000 0000 0000 0000,转换为标准的格式为：S阶码尾数11000 HOO100 0000 OOOO OOOO OOOO 0000因此,浮点数的值为

6、-1.5X2139.某计算机主存地址空间大小为256 MB,按字节编址。虚拟地址空间大小为4 GB,采用页 式存储管理，页闻大小为4 KB, TLB （快农）采用全相联映射，有4个页农项，内容如下农所有效位标记页框号-FFlSOH 0 0002H-1 3FFF1H 0035H002FF3H0351H更多精品文档学习-好资料103FFFH0153H进行虚实地址变换的结果是则对虚拟地址03FFF180H缺页A. 015 3180HB. 003 5180HC. TLB 缺失D.A选，根据题目中给出180H,其中页号为03FFFH,页内地址为分析：虚拟地址为03FF FISOH页 框号与页内地址之和即

7、为物理，03FFFH所对应的页框号为0153H的页农项可知页标记为。地址 015 3180 H方式比较的叙述中，错误的是方式和DMAlO.下列关于中断I/O方式请求的是总 线使用权处理时间，DMA A.中断I/O方式请求的是CPU响应发生在个总线事务完成后中断 响应发生在-条指令执行结束后，DMAB.方式下数据传送由破件完成方式下数据传送通过软件完成，DMAC.中断I/O DMA方式仅适用于 快速外部设备I/0D.中断方式适用于所有外部设备，D选干预，因而可使设备输入每个数据的过程中，由于无需CPU分析：中断处理方式：在I/O 花费极短的时间去做些中断处设备并行工作。仅当输完个数据时，才需CP

8、UCPU与I/O处理时 间，发生的时间是在条指令执行结束之后，数据理。因此中断申请使用的是CPU方式：数据传 输的星本单位是数方式与之不同。DMA是在软件的控制下完成传送。而DMA方式每次申请的是总 线设备之间，每次传送至少个数据块：DMACPU与I/O据块，即在的使用权，所传送的数据是 从设备直接送入内存的，或者相反；仅在传送个或多个数据D干预，整块数据的传送是在控制 器的控制下完成的。答案块的开始和结束时，才需CPU的说法不正确。分填空题（30二芯 片的地址引DRAM芯片构成，该IM×8位的DRAM某容量为1. . 256MB的存储器由若干）19。 脚和数据引脚总数是（解.复用技

9、采用地址根，而DRAM位的芯片数据线应为IM×8 8根， 地址线应为log24M=22根，所以22/2=11术，地址线是原来的1/2,且地址信号分行、列两次传送。地址线数为根。 地址引脚与数据引脚的总数为11+8=19CPiJ）,它通常包含若干个（指令周期CPU存取岀条指令并执行该指令的时间叫（2. o ） 周期，而后者又包含若干个（时钟周期（存储周期）和（存储器带宽）。3.反映主存速度指 标的三个术语是存取时间、都是半导体随机读写存储器。前者的速度比后者快，但DRAMSRAM广 泛使用的（4.）和更多精品文档.学习_好资料集成度不如后者高。5. 某同步总线采用数据线和地址线复用方式

10、，其中地址/数据线有32根，总线时钟频 率为66MHz,每个时钟周期传送两次数据（上升沿和下降沿各传送次数据），该总线的最人 数据传输率（总线带宽）是（528MBs） o分析：数据线有32根也就是次可以传送32bit8=4B的数据，66MHz意味着有66M个时钟 周期，而每个时钟周期传送两次数据，可知总线每秒传送的最 大数据量为66M×2×4B=528MB,所以总线的最人数据传输率为528MBs6. 若某设备中断请求的响应和处理时间为IOOns,每40OnS发出次中断请求，中断响应所允 许的最长延迟时间为50ns,则在该设备持续工作过程中，CPU用于该设备的I/O时间占整个

11、 CPU时间的百分比至少是（25%）。分析.每40OnS发出-次中断请求，而响应和处理时间为IOOns.其中容许的延迟为干扰信息，因为 在50ns内，无论怎么延迟，每40OnS还是耍花费IOOnS处理中断的，所以该设备的I/O时 间占整个CPU时间的百分比为IOOnS400ns=25%o7. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出51/128所对应的 机器数。1）阶码和尾数均为原码（仪浮=1, 0001： 0.110 011000 0）, 2）阶码和尾数均为补码（x浮=1, 1111； 0.110 011000 0）, 3）阶码为移码，尾数为补码（x浮=0, 1

12、111： 0.110 011000O）O分析：据题恿湎出该浮点数的格式：阶符1位阶码4位数符1位尾数10位将十进制数转换为二进制：X= 51/128= 0.0110OlIB= 2-1 * 0.110 OlIB8.个组相联映射的Cache,有128块，每组4块，主存共有16384块，每块64个字，则主存 地址共（20）位，其中主存字块标记应为（8 ）位，组地址应为（6 ）位,CaChe地12S1638471SS6?6444?1282 2=）位。7=128=16384 =字2 2址共（9.对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛质， 计算机采用多级存储体系结构，即（高速缓冲存储

13、器）、（主存储器）、（外存储器10. 个较完善的指令系统，应当有（数据处理）、（数据存储入（数据传送）、（程序控制） 四大类指令。三简答题（31分）1. Ilai出计算机硬件组成框图，说明各部件的作用及计算机系统的主耍技术指标。（6分） 解：计算机硬件组成框图如下：更多精品文档.学习-好资料控制器接口接口运CPU输出设备输入设备主机外设各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形

14、式的设备。输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。2解释下列概念：5分）存储字、存储字长、存储容量、机器字长、指 令字长。（：解存储字：个存储单元所存二进制代码的逻辑单位。存储字长：个存储单元所存储的二 进制代码的总位数。（通常主、辅存容量分开描述。存储容量：存储器中可存二进制代码的 总量：的寄存器位数有关。CPU机器字长：指CPU 次能处理的二进制数据的位数，通常与指令字长：机器指令中二进制代码的总位数。分）说明存取周期和存取时间的区别。（43.而存取周期不存取时间仅为完成次操作的时间， 解：存取周期和存取时间的主要区别是：仅包含操作时间

15、，还包含操作后线路的恢复时间。即： 恢复时间+存取周期=存取时间分）（64.什么叫刷新？为什么耍刷新？说明刷新有几种方法。 解：DRAM定期进行的全部重写过程；刷新：对所存信息的衰减需要及时补充，因此安扌II：了定 期刷刷新原因：因电容泄漏而引起的DRAM新操作：常用的刷新方法有三种：集中式、分散式、 异步式。CPU访存死时间。集中式：在最人刷新间隔时间内，集中安扌II： 段时间进行刷新，存 在访存死时间。/写周期之后插入个刷新周期，无CPU分散式：在每个读异步式：是集中式 和分散式的折衷。）分简述中断处理过程-（55.答：中断处理过程如下：在满足响发出中断请求， 那么CPU）当CPU执行完条

16、现行指令时，如果外设向CPU （1,） “中断屏蔽触发器”置“1” 应条件的情况下，将发出中断响应信号，与此同时关闭中断（CPU农示不再接收别的设备的中 断。）的自己的程序计数器（PCCPUCPU2 （）这时，将寻找中断请求源是哪-个设备，并保存内 容。然后，将它转移到处理该中断的中断服务程用Il更多精品文档.-一好资料学习现场信息。这些动作完成后，开放保存现场信息,待设备服务完成后,恢复CPU3） CPU （,并返回到原来彼中断的主程序的下-条指令继续执行。0”）中断“中断屛蔽触发器” 置“分）（56.什么叫总线周期、时钟周期、指令周期？它们之间般有什么关系？解：总线 周期指总线上两个设备进

17、它由计算机主频决定；时钟周期是系统工作的最小时间单位,；写操作 所需的时间）I/O端口进行次读/行次信息传输所需要的时间（如CPU对存储器或 执行 条指令所需要的时间。指令周期指CPU而个时钟周期组成；时钟周期是基本动作单位；个总 线周期通常由n三者之间的关系是：这取决于该也可能个总线周期都没有，个指令周期中可 能包含有个或几个总线周期，指令的功能。分）计算题（9英寸，分10f每面上外道直径为14英寸，内道直径为1. 盘组共11片，记录血为20, 1024B转/分。假定每个记录块记录 203道。数据传输绿为983040B/S,磁盘转速为3600并计算盘组总的存储容量。请给出适当的磁 盘地址格式

18、，16台这样的磁盘，且系统可挂多达分（5可求得：r,N,磁盘转速为r,则根据公式 C=N解：设数据传输率为C,每殲道的容量为）字节（3600/60）=16384（ N=Cr=983040÷1024=16÷扇区数=16384,扇区数16,磁道数203道，20 故衣示磁盘地址格式的所有参数为：台数16,记录而由此可得磁盘地址格式为：2017 1698430台号柱面号盘面号扇区号磁盘总存储容量为：16 × 20 X 203 × 16384=1064304640 （字节2. 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。（4分）（1）A=964

19、,B=-1332,求 A+B。（2）A=1932, B=-17128,求 A-B。解：（1） A=964= 0.001 0010B, B= -13/32= -0.011 OlOOBA补=0.001 0010, B=1.100 1100A+B补=0.0010010 + 1.1001100 = 1.1011110 无溢出A+B= -0.010 OOIOB = -17/64（2） A=1932= 0.100 1100B, B= -17/128= -0.001 OOOIBAb=0.100 1100, B）b=1.110 Illl, -B补=0.001 0001A-B= 0.1001100 + 0.00

20、1OOOI= 0.1011101无溢出A-B= 0.101 IIOIB = 93/128B综合题（20分）1设某机器字长为32位，CPU有16个32位通用寄存器，设计-个能容纳64种操更多精品文档.学习_好资料作的指令系统。如果采用通用寄存器作为基址寄存器，则RS型指令的最人寻找 空间是多大？ （4分）解：（1）指令格式：16个通用寄存器占4位，64种操作占6位，剩下22位用于存储器地址, 则指令格式如下：I OP I R （4） ID ）（2）（3）采用R位基址寄存器寻址，地址=（R） +D°当基址最人，D也取最人值时寻址能力最大, 而寄存器是32位的，故最人地址空间是：232 + 222 = 4G B + 4MB2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位的DRA