第三章组合逻辑电路

1、1第三章第三章 组合逻辑电路组合逻辑电路任意时刻任意时刻的输出仅的输出仅取决于该时刻的输入取决于该时刻的输入输出和输入之间没有反馈连输出和输入之间没有反馈连接，不含接，不含记忆记忆（存储）元件（存储）元件二、逻辑功能的描述二、逻辑功能的描述组合逻辑组合逻辑 电路电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图)(AFY ）aa(afy)aa(afy)aa(afynmmnn2121222111除了用逻辑表达式描述之外，还可以用真值表，卡诺图，逻辑图来描述。 给定给定 逻辑图逻辑图 得到得到逻辑功能逻辑功能分析分析对于小规模的集成电路组成的组合逻辑电路，对于小规模的集成电路组成的组

2、合逻辑电路，对其分析通常是写出电路的逻辑表达式，并用对其分析通常是写出电路的逻辑表达式，并用真值表比较直观的表示出电路的逻辑功能。真值表比较直观的表示出电路的逻辑功能。1、由给定的逻辑图、由给定的逻辑图逐级逐级写出逻辑式。写出逻辑式。2、对逻辑式进行、对逻辑式进行化简化简：3、列出输入输出、列出输入输出真值表真值表并得到逻辑功能。并得到逻辑功能。卡诺图法卡诺图法公式化简法公式化简法 最简最简与或式与或式BA ABA BBA BBAABA 一、逐级写逻辑式：一、逐级写逻辑式：例例:二、对逻辑式进行化简：二、对逻辑式进行化简：BBAABAS BBAABA ）（）（BABA BBAABA （德（德

3、摩根定理）摩根定理）（德（德 摩根定理）摩根定理）BBAABABABAS 输入输入 输出输出A B S 0 0 0 0 1 1 1 0 1 1 1 0 三、列真值表：三、列真值表：例例:异或电路 给定给定逻辑功能逻辑功能 画出画出 逻辑图逻辑图设计设计3.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法设计的最终原则：使得使用的芯片最少，连线最少。七、绘制布局图、定时分析、工艺设计、安装、绘制布局图、定时分析、工艺设计、安装、调试等调试等3.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法一、分析设计任务：一、分析设计任务：三、根据真值表写出函数式三、根据真值表写出函数式四、选定器件类

4、型（与非式、或非式、与或式、与或非）四、选定器件类型（与非式、或非式、与或式、与或非）五、根据所选器件五、根据所选器件六、画出逻辑电路图六、画出逻辑电路图分析分析因果关系，因果关系，确定输入确定输入/输出变量输出变量定义定义逻辑逻辑状态状态的含意（赋值）的含意（赋值）列出列出真值表。真值表。用代数法或卡诺图法对逻辑式化简。用代数法或卡诺图法对逻辑式化简。二、将输入和输出之间的关系二、将输入和输出之间的关系 举例举例1 1：试设计一个三人表决电路，多数人同意，：试设计一个三人表决电路，多数人同意，提案通过，否则提案不通过。提案通过，否则提案不通过。 解：解： （1 1）设定参加表决的）设定参加表

5、决的3 3人分别为人分别为A,B,CA,B,C。并规。并规定同意提案为定同意提案为1 1，不同意为，不同意为0 0。设提案通过与否为。设提案通过与否为F F， 规定通过为规定通过为1 1， 不通过为不通过为0 0。提案通过与否由参加。提案通过与否由参加表决的情况来决定。表决的情况来决定。 （2 2）列出输入和输出之间的真值表。）列出输入和输出之间的真值表。 （3 3）由真值表写出相应的逻辑表达式。（与或式）由真值表写出相应的逻辑表达式。（与或式） F=ABC+ABC+ABC+ABC(4)表达式简化。用卡诺图化简得到最简的与或表达式。表达式简化。用卡诺图化简得到最简的与或表达式。 F=AB+BC

6、+AC与或门电路（5）逻辑图如图所示。也可以全用与非门来实现。设计举例设计举例2：设计一个设计一个监视交通信号灯状态监视交通信号灯状态的逻辑电路的逻辑电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ输入变量输入变量输输出出RA GZ00010010010001111000101111011111设计举例：设计举例：1.1.抽象抽象输入变量输入变量: :红（红（R R）、黄（黄（A A）、绿（绿（G G）输出变量：输出变量：故障信号（故障信号（Z Z）2.2.写出逻辑表达式写出逻辑表达式真值表真值表设计举例：设计举例：3.3.选用小规模选用小规模SSISSI器件器件4.4.化简化简5

7、.5.画出逻辑图画出逻辑图若干常用组合逻辑电路若干常用组合逻辑电路3.2 加法器加法器输输 入入输输 出出ABSCi+100000110101011011. 1. 半加器半加器: :不考虑不考虑来自低位的来自低位的进位进位，将两个，将两个1 1位位的二进制数相加的二进制数相加2. 全加器：将两个全加器：将两个1位二进制数及来自低位的进位位二进制数及来自低位的进位相加相加 输输 入入输输 出出A B CISCi+10000000110010100110110010101011100111111二、多位加法器二、多位加法器iiiiiiiiiiiiCIBABACOCIBASCOCI)()()()()

8、(1串行进位加法器串行进位加法器优点优点：简单简单缺点缺点：慢慢2. 2. 超前进位加法器超前进位加法器基本原理基本原理：加到第加到第i i位的进位的进位输入信号是两个加数第位输入信号是两个加数第i i位位以前各位（以前各位（0 i-10 i-1）的）的函数函数，可在相加前由，可在相加前由A,BA,B两两数确定。数确定。优点优点：快，每：快，每1 1位的位的和和及最后的及最后的进位进位基本同时产生基本同时产生缺点缺点：电路复杂：电路复杂超前进位逻辑原理图超前进位逻辑原理图三、用加法器设计组合电路输输 入入输输 出出DCBAY3Y2Y1Y00000001100010100001001010011

9、0110010001110101100001101001011110101000101110011100基本原理：基本原理： 若能将函数变换成若能将函数变换成输入变量输入变量与与输入变量输入变量相加相加或或 可变换成可变换成输入变量输入变量与与常量常量相加相加例例1 1：将：将8421 BCD8421 BCD码转换为余码转换为余3 3码码举例举例2：试用：试用X283实现两个一位实现两个一位8421码的加法运算。码的加法运算。解解：两个一位：两个一位8421码相加之和，最小数是码相加之和，最小数是0000+0000=0000，最大数是，最大数是1001+1001=11000（18）。）。X28

10、3是四位二进制加法器，用它进行是四位二进制加法器，用它进行8421码相加，码相加，若和数小于或等于若和数小于或等于9，则不需要修正（加，则不需要修正（加0000），即），即输出为输出为8421码之和，例如：码之和，例如：0000+1001=1001.但是，但是，当两个当两个8421码之和大于等于码之和大于等于10时，需要修正。和为时，需要修正。和为10时，对于时，对于X283，S3S2S1S0=1010，而对于，而对于8421码，码，应为应为10000.要想由要想由1010得到得到10000，可在，可在1010基础基础上加上加0110即可。即可。根据根据P76-77P76-77，表，表4-74

11、-7。可以得到和大于。可以得到和大于1010的逻的逻辑表达式：辑表达式：C C=C=C4 4+S+S3 3S S2 2+S+S3 3S S1 1当当C=0C=0时，不需要修正，当时，不需要修正，当C=1C=1时，需要修正，时，需要修正，在加法结果上加在加法结果上加01100110. .这样，作为调整电路的第二个加法器的这样，作为调整电路的第二个加法器的B B0 0和和B B3 3应该接应该接0 0，B B1 1和和B B2 2应该接应该接C C。则得到下列逻辑图。则得到下列逻辑图。两个四位两个四位8421码输入码输入8421BCD8421BCD输出输出3.3 算术逻辑单元（ALU） ALU可以

12、做加减算术运算，又可以实现与、可以做加减算术运算，又可以实现与、与非、或、或非、异或等逻辑运算。与非、或、或非、异或等逻辑运算。 它是在全加器的基础上，增加它是在全加器的基础上，增加控制门和功控制门和功能选择控制端能选择控制端构成的。构成的。一位二进制的算术逻辑运算图一位二进制的算术逻辑运算图方式控制端方式控制端操作选择端操作选择端3.3.2 3.3.2 集成算术逻辑单元集成算术逻辑单元集成四位算术逻辑单元的产品有集成四位算术逻辑单元的产品有X181.X181.X181的功能表见P79 表4-9。3.43.4编码器编码器编码：将输入的每个高编码：将输入的每个高/ /低电平信号变成一个对应低电平

13、信号变成一个对应的的二进制代码。二进制代码。（1 1）普通编码器）普通编码器（2 2）优先编码器）优先编码器二进制编码器二进制编码器二二- -十进制编码器十进制编码器一、普通编码器1、二进制编码器特点：任何时刻只特点：任何时刻只允许输入一个有效编码信号，允许输入一个有效编码信号，否则，编码器会产生混乱否则，编码器会产生混乱。例：例：3位二进制普通编码器位二进制普通编码器逻辑符号逻辑符号输输 入入输输 出出D0D1D2D3D4D5D6D7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010

14、11000000001111真值表真值表利用无关项，得：2、二-十进制编码器 将将 编成编成0001 1001. 输入的高电平信号变成一个对应的十进制的输入的高电平信号变成一个对应的十进制的8421BCD编码编码.3、优先编码器输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000设设I7优先权最高优先权最高I0优先权最低优先权最低（1）8线线-3线线优先编优先编码器码器特点：允许同时特点：允许同时输入两个以上的输入两

15、个以上的编码信号，但只编码信号，但只对其中优先权最对其中优先权最高的一个进行编高的一个进行编码。在设计时，码。在设计时，预先规定输入信预先规定输入信号的优先顺序。号的优先顺序。低电平实例：X1838线线-3线线优先编码器优先编码器（2）二-十进制优先编码器 I9的优先级最高，其次是的优先级最高，其次是I8，I1的优先级最的优先级最低。低。 10线线-4线（线（8421BCD码）优先编码器码）优先编码器X147逻辑图见书逻辑图见书P82.8421BCD码码10线线-4线优先编码器线优先编码器x147功能表功能表3.5译码器译码：是编码的逆过程。将每个输入的二进制代码译码：是编码的逆过程。将每个输

16、入的二进制代码译成对应的输出高、低电平信号。译成对应的输出高、低电平信号。常用的译码器常用的译码器： （1）二进制译码器二进制译码器 （2） 二二-十进制译码器十进制译码器 （3）显示译码器等）显示译码器等Vcc=5v VIH=3v VIL=0v1011(3.7v)一、二进制译码器一、二进制译码器3线线8线译码器（线译码器（没有加附加控制端没有加附加控制端）用门电路和二极管用门电路和二极管构成的构成的一、二进制译码器一、二进制译码器3线线8线译码器线译码器输出逻辑表达式：3线线8线译码器线译码器输输 入入输输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000

17、0010010000001000110000100010000010000101001000001100100000011110000000一、二进制译码器一、二进制译码器真值表真值表3线8线译码器有附加控制端有附加控制端。全部用门电路实现。全部用门电路实现。X138 X138 常用逻辑符号常用逻辑符号集成译码器：集成译码器：X138低电平输出低电平输出当当S=1S=1时时附加控制端附加控制端X138的功能表：的功能表：输输 入入输输 出出S1A2A1A00XXXX1 1 111111X1XXX1 1 111111100001 1 111110100011 1 111101100101 1 1

18、11011100111 1 110111101001 1 101111101011 1 011111101101 0 111111101110 1 111111应用：利用附加控制端进行扩展应用：利用附加控制端进行扩展例：例： 用用74HC138（3线线8线译码器）线译码器）4线线16线译码器线译码器输入端输入端输出端输出端A3=0时，（时，（1）工作；（）工作；（2）不工作。输出）不工作。输出为为Y0-Y7。A3=1时，（时，（1）不工作；（）不工作；（2）工作。）工作。输出为输出为Y8-Y15.三、用译码器设计组合逻辑电路1. 1. 基本原理基本原理3 3位二进制译码器给出位二进制译码器给出

19、3 3变量的全部最小项变量的全部最小项; ;n n位二进制译码器给出位二进制译码器给出n n变量的全部最小项变量的全部最小项; ; 将将n n位位二进制译码输出的最小项组合起来，可二进制译码输出的最小项组合起来，可获得任何形式的获得任何形式的输入变量不大于输入变量不大于n n的组合函数的组合函数设计举例：设计举例：设计一个设计一个监视交通信号灯状态监视交通信号灯状态的逻辑电路的逻辑电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ输入变量输入变量输输出出RA GZ00010010010001111000101111011111设计举例：设计举例：1.1.抽象抽象输入变量输入变量: :

20、红（红（R R）、黄（）、黄（A A）、绿（）、绿（G G）输出变量：输出变量：故障信号（故障信号（Z Z）2.2.写出逻辑表达式写出逻辑表达式真值表真值表输入变量输入变量输输出出RA GZ00010010010001111000101111011111设计举例：设计举例：2.2.写出逻辑表达式写出逻辑表达式3.3.选用中规模选用中规模MSIMSI器件器件:X138:X1384.4.逻辑变换逻辑变换令令 R=A2 A=A1 G=A05.5.画出逻辑图画出逻辑图Z=m0+m3+m5+m6+m7=Y0 Y3 Y5 Y6 Y72. 举例举例例：利用例：利用X138设计一个多输出的组合逻辑电路，输出设

21、计一个多输出的组合逻辑电路，输出逻辑函数式为：逻辑函数式为：例：试用X138和逻辑门实现一位全加器 一位全加器的一位全加器的S和和Ci+1的表达式分别为：的表达式分别为：则用一片则用一片X138X138和两个四输入与非门来实和两个四输入与非门来实现一位全加器的逻辑功能。现一位全加器的逻辑功能。二、二十进制译码器将输入将输入BCDBCD码的码的1010个代码个代码译成译成1010个高、低电平个高、低电平的输出信号的输出信号BCD码以外的伪码，码以外的伪码，输出均无低电平信号产生输出均无低电平信号产生例：例：74HC4274HC428421BCD码码4线线-10线译线译码器真值表见书码器真值表见书

22、P87.三、显示译码器：三、显示译码器：译码：译码：控制数码显示器，控制数码显示器，直观地显示数字量。直观地显示数字量。二进制代码二进制代码(机器代码机器代码)译码译码特定的输出信号特定的输出信号控制数码显示器，控制数码显示器，直观地显示数字量。直观地显示数字量。译码显示系统：译码显示系统：二二- -十进十进制数码制数码显示显示译码器译码器数码数码显示器显示器数码显示器数码显示器数码显示器结构结构字形重叠式：字形重叠式：分段式：分段式：点矩阵式：点矩阵式：辉光数码管辉光数码管荧光数码管荧光数码管半导体显示器半导体显示器 七段显示器七段显示器液晶显示器液晶显示器常用的：常用的：七段显示器七段显示

23、器 用用七个发光字段七个发光字段来构来构成成 0 9 十个数字。十个数字。abcdefg每个发光字段是一个每个发光字段是一个发发光二极管（光二极管（PN结）：结）： 磷砷化镓（磷砷化镓（GaAsP)共阴极七段显示器工作示意图：“1” a b g 七段显示器：七段显示器：显示显示数字情况数字情况abcdfg0 9 a b c d e f g1 0 1 1 0 0 0 02 1 1 0 1 1 0 1e0 1 1 1 1 1 1 03 1 1 1 1 0 0 14 0 1 1 0 0 1 1 9 1 1 1 1 0 1 18 1 1 1 1 1 1 1X247灭零输入灭零输入灯测试输入灯测试输入灭

24、灯输入灭灯输入灭零输出灭零输出2 2、显示译码器、显示译码器BCD七段译码器七段译码器/驱动器驱动器输出：输出：接七段显示器接七段显示器输输入入附加控附加控制端制端X247 功能表功能表 0001 0 1 1 0 0 0 0 0010 1 1 0 1 1 0 1 0000 1 1 1 1 1 1 0 DCBA a b c d e f g 0 9 ( 8 4 2 1) 0011 1 1 1 1 0 0 1 0100 0 1 1 0 0 1 1 0101 1 0 1 1 0 1 1 0110 1 0 1 1 1 1 1 1000 1 1 1 1 1 1 1 1001 1 1 1 1 0 1 1 0

25、111 1 1 1 0 0 0 0abcdefgX248与与七段显示器七段显示器的的连接连接：（共阴极）（共阴极）译码显示系统：译码显示系统：bfac d egbfac d egD C B AX247(高高)(低低)X248与与七段显示器七段显示器的的连接连接：（共阴极）（共阴极）四位四位8421BCD译码显示系统：译码显示系统：bfac d egD C B AX247bfac d eg（1 1）用）用X247X247驱动驱动BS201ABS201A的连接方法的连接方法( (共阴极接法共阴极接法) )（2 2）如用）如用X248X248，就不用接上拉电阻。如书，就不用接上拉电阻。如书P89.P

26、89.（3 3）共阳极接法如书）共阳极接法如书P89.P89.作用：作用：从一组从一组(几路几路)数据中选择一路信号输出。数据中选择一路信号输出。数据选择器又称多路开关，可控多路择一器。数据选择器又称多路开关，可控多路择一器。D3D2D1D0Y选择端选择端输入数据输入数据输出数据输出数据A1 A0四选一数据选择四选一数据选择器功能示意图器功能示意图:数据选择器数据选择器3.63.6数据选择器数据选择器逻辑逻辑关系关系输入输入控制端控制端输入数据：输入数据：D3 D2 D1 D0 ; D7 D6 D5 D4D3 D2 D1D0 ；使能端使能端 ST :选择端选择端2选选1：A08选选1：A2 A

27、1 A04选选1：A1 A0输出：输出： Y =Di 。（输入地址代码）（输入地址代码）A1A0D3D2D1D0Y选择端选择端输入数据输入数据输出数据输出数据ST使能端使能端输出控制输出控制四选一数据选择器X153（1/2） 逻辑图和功能表见书逻辑图和功能表见书P90.常用符号常用符号表达式：表达式：列出功能表：列出功能表：使能端使能端选选 择择 端端输出端输出端 SA1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0禁止状态禁止状态 工工作作状状态态（输入地址代码）（输入地址代码）双四选一数据选择器双四选一数据选择器74HC15374HC153一一 工作原理工作

28、原理逻辑式：逻辑式：使能端使能端选选 择择 端端输出端输出端 sA1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0功能表：功能表：74HC153（1/2） 功能表功能表:使能端使能端选选 择择 端端输出端输出端EB AY0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0选择端选择端B 、A 为两个为两个4选选1数据选择器共用。数据选择器共用。禁止状态禁止状态工工作作状状态态其中其中为低电平有效为低电平有效应用举例. 用一片74HC153组成8选1:“四选一四选一”只有只有2 2位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个“

29、八选一八选一”的八个数据需要的八个数据需要3 3位地址位地址代码指定其中任何一个代码指定其中任何一个A2=0:(1)工作工作A2=1:(2)工作工作八选一数据选择器X151八选一数据选择器八选一数据选择器功能表见书功能表见书P90表表4-18.二、用数据选择器设计组合电路1. 1. 基本原理基本原理具有具有n n位地址输入的数据选择器，可产生任何形式位地址输入的数据选择器，可产生任何形式的输入变量不大于的输入变量不大于n+1n+1的组合函数的组合函数例4-11：试用八选一数据选择器实现表4-19所示逻辑函数： 将函数将函数Y 包含的最小项包含的最小项（即取值为（即取值为”1“的项）所的项）所对

30、应的数据选择器的数据对应的数据选择器的数据输入端接输入端接1, 其他数据输入其他数据输入端接端接0.即可。即可。ABCY00000010010001111001101011011111例：3-12用四选一数据选择器来实现： 见书P91.例：4-12。例：例例. 1 1 1 1输输 入入 输出输出A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 0设计：设计：1. 由表写式：由表写式：F是是单输出逻辑函数单输出逻辑函数,可考可考虑用数据选择器虑用数据选择器(方案一方案一):双双4选选174HC1530 0 1 10 1 0 11 0 0

31、 11 1 1 1已知：组合电路逻辑功能如表所示，试用中已知：组合电路逻辑功能如表所示，试用中规模组件实现。规模组件实现。输入端：输入端：使能端使能端E选择端选择端:A1、A0数据输入端数据输入端: D3、D2、 D1、D0输出端：输出端： Y双双4选选174HC153引出端：引出端：74HC153逻辑函数式：逻辑函数式：(ST=1)74HC153函数式：函数式：2.与与F式对照：式对照：0E 74HC153 当当 时，为时，为工作状态。工作状态。MSI没有没有C端，可以用输入数据端改接：端，可以用输入数据端改接：既：既：D0 =D3 =C D1 =D2 =C第三根输入线（第三根输入线（C)

32、分送给对应的数据输入端。分送给对应的数据输入端。C若令若令 : A1 = A , A0 = B ;方案二：用8选174LS151实现输入端：输入端：使能端使能端:S选择端选择端: A2、 A1、 A0数据输入端数据输入端: D7 D0输出端：输出端：Y使能端使能端选选 择择 端端输出端输出端A2 A1 A0Y Y 1 0 1 0 0 0 0 D0 D 0 0 0 0 1 D1 D 1 0 0 1 0 D2 D 2 0 0 1 1 D3 D 3 0 1 0 0 D4 D 4 0 1 0 1 D5 D 50 1 1 0 D6 D 60 1 1 1 D7 D 774LS151功能表：功能表：令令 =

33、0，MSI始终被选中：始终被选中：S使能端使能端选选 择择 端端输出端输出端SA2 A1 A0Y 1 0 0 0 0 0 D0 0 0 0 1 D10 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 74LS151功能表：功能表：1.将将Y与与F式相对照：式相对照：1）F式中式中不出现不出现的项，令其对应的数据的项，令其对应的数据Di=0; 于是于是消去消去这些项。这些项。2）F式中式中出现出现的项，令其对应的数据的项，令其对应的数据Di=1; 于是于是保留保留这些项。这些项。发现发现 Di 数据似乎多余，数据似乎

34、多余，改接：改接：若令若令 : A2 = A , A1 = B , A0 = C;两次求反法：两次求反法：ABCCBACBACBAF ABCCBACBACBAF 即：即：ABCCBACBACBAF 待设计的逻辑式：待设计的逻辑式：当当74LS138使能端被选中时，使能端被选中时，70YY：均为：均为最小项反最小项反的形式。的形式。1. 把把F与与74LS138的函数式的函数式相对照相对照：ABCCBACBACBAF 1Y2Y4Y7Y用与非门用与非门 实现实现假设假设74LS138使能端被选中，有：使能端被选中，有：0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124

35、AAAY 0125AAAY 0126AAAY 0127AAAY 若令若令 : A2 = A , A1 = B , A0 = C;总选中总选中7Y6Y5Y4Y3Y2Y1Y0Y74LS138A1A0A22G1G“1”BCA&F2.画出逻辑图：画出逻辑图：例例1方案归纳方案归纳:FAB1CC1D0Y11D11D21D374LS153 (1)A0A1E1(1)双双4选选1FD7YD6D5 D4D3ED2 D1 D074LS151A1A0A2“1”CAB(2)8选选174LS1382G1G7Y6Y5Y4Y3Y2Y1Y0YA1A0A2“1”BCA&F(3)3-8线译码器线译码器3.7 数值比较器用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小一、一、1 1位数值比较器位数值比较器 A,BA,B比较有三种可能结果比较有三种可能结果二、