chapter20 门电路和组合逻辑电路

1、 tt 脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V A0.9A0.5A0.1AtptrtfT 所谓门就是一种开关，它能按照一定的条件去所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及的意义。的意义。 Y =

2、 A B000101110100ABYBY220VA+- Y = A + BBY220VA+-000111110110ABFA101AY0Y220VA+-R输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V20.2.2 分立元件基本逻辑门电路分立元件基本逻辑门电路逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00

3、000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。3） 逻辑关系：逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+C00000010101011001000011001001111ABYCABYC 1+UCC-UBBARKRBRCYT 1 0逻辑表达式：

4、逻辑表达式：Y=A“0”10“1”“0”“1”AY逻辑符号逻辑符号1AY有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合有有“1”出出“0”，全，全“0”出出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C3. 3. 异或异或 异或是一种异或是一种二变量二变量逻辑运算，逻辑运算，当两个变量取值相同时，逻当两个变量取值相同时，逻辑函数值为辑函数值为0 0；

5、当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为1 1。0101BLA0011输输 入入0110输出输出 “异或异或”真值真值表表BAL异或的逻辑表达式为：异或的逻辑表达式为：BAL=A=1+ B4 4同或同或 同或也是一种同或也是一种二变量二变量逻辑运算，逻辑运算，当两个变量取值相同时，当两个变量取值相同时，逻辑函数值为逻辑函数值为1 1；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为0 0。0101BLA0011输输 入入1001输出输出 “同或同或”真值真值表表同或的逻辑表达式为：同或的逻辑表达式为：同或和异或互为反ABY1有有“0”出出“0

6、”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC00010011101111011011011101011110ABYCY=A B CY&ABCABDE允许叠加干扰允许叠加干扰UOFF0.9UOH01231234 UiUo01231234 UiUoABUON UON是保证输出为额是保证输出为额定低电平时所对应的定低电平时所对应的最最小输入高电平电压小输入高电平电压。DE 当某一输入端接当某一输入端接低电平低电平10 低电平，低电平，&Y11R50

7、%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 输入波形输入波形ui输出波形输出波形u0“1”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表“1”“0”“0”A1 B1&YCBA T5Y R3AB CR2R1T2+5V T1RLU Y&CBAKA+24VKA220&am

8、p;A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”20.4 20.4 CMOS集成门电路集成门电路20.4.6 几个实际问题几个实际问题CMOS门电路与门电路与TTL门电路性能的比较门电路性能的比较 参见教材参见教材237页表页表20.4.12 2带大电流负载带大电流负载（a a）可将同一芯片上的多个门并联作为驱动器。）可将同一芯片上的多个门并联作为驱动器。（b b）也可在门电路输出端接三极管，以提高负载能力。）也可在门电路输出端接三极管，以提高负载能力。V（5V）器CC继D电&B&AV123负载CC&AB （

9、2 2）对于或非门及或门，）对于或非门及或门，多余输入端应接多余输入端应接低电平低电平，比如直接接地；也可以与比如直接接地；也可以与有用的输入端并联使用。有用的输入端并联使用。3 3、多余输入端的处理、多余输入端的处理 （1 1）对于与非门及与门，）对于与非门及与门，多余输入端应接多余输入端应接高电平高电平。如。如直接接电源正端，在前级驱直接接电源正端，在前级驱动能力允许时，也可以与有动能力允许时，也可以与有用的输入端并联使用。用的输入端并联使用。V&CCBA&AB（a）（b）1ABBA（a）（b）1两种不同类型的集成电路相互连接，驱动门两种不同类型的集成电路相互连接，驱动门必

10、须要为负载门提供符合要求的高低电平和必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：足够的输入电流，即要满足下列条件： 驱动门的驱动门的VOH（min）负载门的负载门的VIH（min）驱动门的驱动门的VOL（max）负载门的负载门的VIL（max）驱动门的驱动门的IOH（max）负载门的负载门的IIH（总）（总） 驱动门的驱动门的IOL（max）负载门的负载门的IIL（总）（总）4. CMOS门电路与门电路与TTL门电路的连接门电路的连接（b）用）用TTL门电路驱动门电路驱动5 5V低电低电流继电器，其中二极管流继电器，其中二极管D作保作保护，用以防止过电压。护，用以防

11、止过电压。1 1）对于电流较小、电平能够匹配对于电流较小、电平能够匹配的负载可以直接驱动。的负载可以直接驱动。（a a）用）用TTL门电路驱动发光二极门电路驱动发光二极管管LED，这时只要在电路中串接，这时只要在电路中串接一个约几百一个约几百W W的限流电阻即可。的限流电阻即可。VA&B360（5V）CCLEDV电&CCBAD器继（5V）20.5 逻辑代数逻辑代数 逻辑代数是数字逻辑电路分析和设计的主要数学工具，以对逻辑函数进行运算和化简。 逻辑代数是英国数学家乔治布尔（George Bole）在1849年首先提出的，因而又称布尔代数。AAAA100011AAAAAAAAAA

12、01AAAAABBAABBACBABCAAA)()(CBACBA)()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.110011111100BABABABA列状态表证明：列状态表证明：AB0001101111100100ABBABABABA0000BABAA冗余律：冗余律：强调：1. 以上基本逻辑关系可以推广到多变量的 情况。 2. 各种基本逻辑关系可根据需要组合 3. 在复合逻辑运算中要特别注意运算的优 先顺序： 其优先顺序为：1. 圆括号 2. 非运算 3. 与运算 4. 或运算 一般地说，若输入逻辑

13、变量一般地说，若输入逻辑变量A、B、C的取值的取值确定以后，输出逻辑变量确定以后，输出逻辑变量L的值也唯一地确定了，的值也唯一地确定了，就称就称L是是A、B、C的逻辑函数，写作：的逻辑函数，写作： L=f（A，B，C） 逻辑函数与普通代数中的函数相比较，有两逻辑函数与普通代数中的函数相比较，有两个突出的特点：个突出的特点：（1 1）逻辑变量和逻辑函数只能取两个值）逻辑变量和逻辑函数只能取两个值0 0和和1 1。（2 2）函数和变量之间的关系是由）函数和变量之间的关系是由“与与”、“或或”、“非非”三种基本运算决定的。三种基本运算决定的。逻辑函数的表示方法或真值表或真值表评委表决电路评委表决电路

14、 设有甲、乙、丙三人进行表决，若有两人设有甲、乙、丙三人进行表决，若有两人以上（包括两人）同意，则通过表决。以上（包括两人）同意，则通过表决。 逻辑函数的表示方法举例： 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0”取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”(1)由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0

15、 0 11 0 1 01 1 0 01 1 1 1对应于对应于Y=1，一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系，AABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1YCBA&1CBA例例1：化简化简CABCBACBAABCY)()(BBCABBACCAAC A例例2： 化简化简CBCAABY)(AACBCAABCBACACABABCAABBABAA例例3： 化简化简CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBA

16、CBAY例例4： 化简化简例例5：化简化简DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB(2)应用应用“与非与非”门构成门构成“或或”门门电路电路(1).应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：ABABY由逻辑代数运算法则：由逻辑代数运算法则：BABABAY&YA(4) 用用“与非与非”门构成门构成“或非或非”门门YBA&AY 由逻辑代数运算法则：由逻辑代数运算法则：BA

17、BABAY确定确定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABY001 100111001=A B.A B.Y = AB AB .AB.BAYA B = AB +AB=A B =1ABY逻辑符号逻辑符号=A BABY001 100100111Y&1.BA&C101AA=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号Y&1.BA&C001设：设：C=0选通选通B信号信号B=AC +BCY=AC BC 0 0 0 0 C Y0 0 1 10 1 0

18、 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”对应于对应于Y=1，CBACBACBACBAY 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY BCACBACBACBAABC001001 11 101111YCBA01100111110&1010 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。0111 0 0 1 01 0 1

19、0 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2 100011 0 1ABCCABCBABCAG1ABCCBACBACBAG2 1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ABC001001 11 101111ACBCABG1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBAG2 ABC00100111101111A BCA BC&G1G220.7 20.7 加法器加法器0 0 0 0 1

20、1+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBA

21、C1iiiiCBAS&=11CiSi&1BiAiCi-1Si n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。编码器编码器 输入输入输输 出出Y2 Y1 Y00 0 01 0 0I0I1I2I3I5I6IY2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7100000001

22、11I7I6I5I4I3I1I2Y2Y1Y0表示十进制数表示十进制数10个个编码器编码器 00011101000011110001101100000000111Y3 = I8+I910000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I99893I .IIIY8 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I7I十十键键8421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I

23、6I7I8I91KW W10S001S12S23S34S45S56S67S78S89S9GND 1287654YYIIIII091233 YIIIIYNUCC16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出Y0=A B CY1=A B CY2=A B CY3=A B C Y7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 0100000000AS2-4线译码线译码器器ABCDAEBECEDE0Y1Y2Y时时，当当 0 S3Y1A总线总线时时，当当 0 S00总线总线0AS2-4线译码线译码器器ABCDAEB