第6章组成原理

1、Computer System Organization and Architecture返回目录第六章 总线 正如交通运输线是国民经济运行的大动脉，总线作为传送信息的通道，在微机中起着至关重要的作用。众所周知，在PC（Personal Computer 即个人计算机）的发展中，总线屡屡成为系统性能的瓶颈，这主要是CPU的更新换代和应用不断扩大所致。总线是微机系统中广泛采用的一种技术。总线是一组信号线，是在多于2个模块（子系统或设备）间相互通讯的通路，也是微处理器与外部硬件接口的核心。在现代微机中，总线的性能和结构配置在很大程度上决定了整台机器的性能。在学习微机组成原理时，总线技术也成为极其重

2、要的内容，为此，本教材专门安排了本章介绍总线，讨论总线的作用、工作原理以及它的通信控制等等。在这一章中，首先对总线作一个概述；接着介绍传统的而目前仍被采用的PCI总线；然后对AGP总线作了相对简单的介绍，最后介绍了目前流行的总线标准PCIE。 Computer System Organization and Architecture返回目录6.1 总线的基本概念 总线是微机系统中广泛采用的一种技术。总线是一组信号线，是在多于2个模块（子系统或设备）间相互通讯的通路，也是微处理器与外部硬件接口的核心。总线是连接多个部件的信息传输线，是各部件共享的传输介质。在某一时刻，只允许有一个部件向总线发送信

3、息，而多个部件可以同时从总线接收信息。总线实际上是由多个传输线或通路构成，每条线可传输一位二进制代码，一串二进制代码可以在一段时间内逐个传输完成。若干条传输线可以同时传输若干位二进制代码。因此总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。冯诺依曼计算机五大部件之间的互连方式有两种： 分散式连接：各部件之间通过单独的连线连接 总线式连接：各部件均连接到一组公共信息传输上 Computer System Organization and Architecture返回目录早期的计算机大多数采用分散式连接方式，它是以运算器为中心的结构。内部连线十分复杂，当I/O与存储器

4、交换信息时需要经过运算器，致使算器停止运算，严重影响CPU的工作效率。图6.1是以存储器为中心的分散连接结构，I/O与存储器之间的信息交换可以不经过运算器，而且采用了中断、DMA等技术，是CPU的工作效率得到了很大的提高，但无法解决I/O设备与主机之间连接的灵活性。 Computer System Organization and Architecture返回目录自IBM PC问世20余年来，随着微处理器技术的飞速发展，使得PC的应用领域不断扩大，随之相应的总线技术也得到不断创新。由PC/XT到ISA、MCA、EISA、VESA再到PCI、AGP、IEEE1394、USB、PCIE总线等。究其

5、原因，是因为CPU的处理能力迅速提升，但与其相连的外围设备通道带宽过窄且总落后于CPU的处理能力，这使得人们不得不改造总线，尤其是局部总线。于是采用总线连接的计算机结构以CPU位中心。如图6.2所示Computer System Organization and Architecture返回目录6.2 总线的分类 一个单处理器系统中的总线，大致分为三类：(1)内部总线：CPU内部连接各寄存器及运算部件之间的总线。(2)系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。(3)I/O总线：中、低速I/O设备之间互相连接的总线。 可以从多种角度对总线进行分类：按传输方式

6、分为并行传输总线和串行传输总线；在并行传输总线中，可按传输数据的宽度分为8位、16位、32位、64位等传输总线。按总线使用范围可分为计算机总线、测控总线、网络通信总线等。按信息传送的方向，总线可分为单向总线和双向总线。 Computer System Organization and Architecture返回目录按传送信息的类型分，总线可分为：数据总线(传送数据)、地址总线(传送地址)和控制总线(传送控制信号)。当然在总线中也可以有信号线复用的情况，如地址总线与数据总线复用、地址总线与控制总线复用等，在这些信号线中不同时间段传送不同的信息。此外，总线中还应有电源线和地线，有的总线还使用几种

7、电压。按照总线所处的物理位置分，可将其分成以下四种：(1)片内总线：大规模或超大规模集成电路芯片内部是相当复杂的，其内部功能块之间采用总线相连。(2)模板内部总线：一块模板上各个芯片之间相连接的总线。(3)板间总线：构成一个微机系统需要若干块模板，它们之间通过总线相连。 Computer System Organization and Architecture返回目录 模板与设备(指位于主机箱内部的设备)之间、计算机与设备(指位于机箱外部的设备)之间以及计算机与计算机之间的总线。 占微机比例最大的台式机(或者叫桌面机)中都有一块最重要的模板主板，它上面有微处理器、主存(条)、控制芯片组和对机器

8、结构至关重要的一条或多条总线，这些总线用于主板内部以及与其他模板的连接。通常将上述按物理位置分类的第二、第三类即主板上的总线以及主板与其他模板互连的总线称为(微机)内部总线。与此相对应，通常将处于第四种物理位置的总线称为外部总线。这实际上是兼顾了计算机的传统，因为按照传统，输入设备和输出设备统称为外部设备。注意到现代微机中有些设备就位于机器内部(例如内置硬盘、内置光盘驱动器等)，因此，可将外部总线中与设备相连的总线划出来，称之为设备总线，这样更确切些。 Computer System Organization and Architecture返回目录随着微机的发展，内部总线发生着深刻的变化：由

9、最初的一条变为多条，功能由弱到强，传输速率由低到高，由依赖于处理器到与处理器无关，在现代微机中，内部总线又可分为以下三类： 处理器总线：从处理器引出的总线，即直接与处理器相连的总线，其速度极快。 存储器总线：存储器控制器与存储器相连的总线。在现代微机中，存储器控制器一般位于控制芯片组的主桥(北桥或后来出现的存储器控制器Hub)中。 局部总线：对局部总线的理解需要从它产生的背景说起，而这又涉及到主流微机PC系列机内部总线的发展史。 Computer System Organization and Architecture返回目录6.2.1 系统总线 系统总线又称内总线或板级总线。因为该总线是用来

10、连接微机各功能部件而构成一个完整微机系统的，所以称之为系统总线。系统总线是微机系统中最重要的总线，人们平常所说的微机总线就是指系统总线，如PC总线、AT总线（ISA总线）、PCI总线等。系统总线上传送的信息包括数据信息、地址信息、控制信息，因此，系统总线包含有三种不同功能的总线，即数据总线DB（Data Bus）、地址总线AB（Address Bus）和控制总线CB（Control Bus）数据总线DB用于传送数据信息。数据总线是双向三态形式的总线，其位数与机器字长、存储字长有关，它既可以把CPU的数据传送到存储器或IO接口等其它部件，也可以将其它部件的数据传送到CPU。数据总线的位数是微型计

11、算机的一个重要指标，通常与微处理的字长相一致。需要指出的是，数据的含义是广义的，它可以是真正的数据，也可以指令代码或状态信息，有时甚至是一个控制信息，因此，在实际工作中，数据总线上传送的并不一定仅仅是真正意义上的数据。 Computer System Organization and Architecture返回目录地址总线AB是专门用来传送地址的，由于地址只能从CPU传向外部存储器或IO端口，所以地址总线总是单向三态的，这与数据总线不同。地址总线的位数决定了CPU可直接寻址的内存空间大小，比如8位微机的地址总线为16位，则其最大可寻址空间为21664KB，16位微型机的地址总线为20位，其可

12、寻址空间为2201MB。一般来说，若地址总线为n位，则可寻址空间为2n字节。控制总线CB用来传送控制信号和时序信号。控制信号中，有的是微处理器送往存储器和IO接口电路的，如读写信号，片选信号、中断响应信号等；也有是其它部件反馈给CPU的，比如：中断申请信号、复位信号、总线请求信号、设备就绪信号等。因此，控制总线的传送方向由具体控制信号而定，一般是双向的，控制总线的位数要根据系统的实际控制需要而定。实际上控制总线的具体情况主要取决于CPU。 Computer System Organization and Architecture返回目录6.2.2 通信总线 通信总线主要用于计算机系统之间，或计

13、算机系统与其他系统（如控制仪表、移动通信）之间的通信。通信总线由于涉及到通信距离、传输速度、工作方式、外部工作环境等许多方面的因素，因此差别极大，种类也特别多，但按传输方式基本上可以分为并行传输和串行传输两种。 Computer System Organization and Architecture返回目录6.3 总线特性及性能指标6.3.1 总线特性总线特性总线的物理特性指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等，如如图6.3所示。CPU插件板M.M插件板I/O插件板Computer System Organization and Architectu

14、re返回目录(1) 机械特性机械特性指总线在机械连接方式上的性能，如插头与插座使用的标准（几何尺寸、形状、引脚个数及排列顺序等）、接头处的接触性等。(2) 电气特性电气特性是指总线的每一根传输线上信号的传递方向和有效电平范围。通常由CPU发出的信号称为输出信号，送入CPU的信号称为输入信号。数据总线属于双向传输线，一般定义为高电平有效。地址总线属于单向传输线，一般定义为高电平有效。控制总线的每一条传输线都是单向的，但从总体上看有输入，也有输出，通常认为是双向传输。有的信号线定义为高电平有效，有的定义为低电平有效。Computer System Organization and Architec

15、ture返回目录总线电平一般与TTL电平兼容。但特殊总线出外，如RS-232、422、485等。(3) 功能特性功能特性是指总线中每一条传输线的功能，如数据总线用来传输数据；地址总线用来指出地址号；控制总线用来发出控制信号，有CPU发出的信号，如存储器读/写信号、I/O读/写信号，也有I/O向CPU发来的信号，如中断请求、DMA请求等。(4) 时间特性时间特性是指任何一条传输线在什么时间内有效。总线上的各种信号相互存在一种有效时序的关系，时间特性一般用信号的时序图来描述。Computer System Organization and Architecture返回目录6.3.2 总线性能指标

16、总线性能指标主要包括，如表6.1所示： 总线宽度：指数据总线的条数，用bit（位）表示。 标准传输率：指在总线上每秒能传输的最大字节量，用MB/s表示。例如总线工作频率为33MHz，总线宽度为32位，则其最大传输速率为132MB/s。 时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异同步总线， 总线复用：通常数据总线与地址总线在物理上是分开的，数据总线传输数据信息，地址总线传输地址码。为了提高总线效率，有的总线系统将数据总线与地址总线共用一组物理线路，总线在某一时刻传输地址码，而在另一时刻传输数据信号或命令信号，称为总线的多路复用。Computer S

17、ystem Organization and Architecture返回目录 信号线数：即地址总线、数据总线和控制总线的信号线之和。 总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。 其他指标：如负载能力等Computer System Organization and Architecture返回目录6.3.3 总线标准 在PC机上使用过的总线标准主要有：(1) ISA（Industrial Standard Architecture）由IBM公司推出，用于PC/XT机型的总线结构。总线时钟为8 MHz，早期数据线为8位，地址线20位，最大传输速率为8 MB/s。后期

18、数据线扩充为16位，地址线扩充为24位，最大传输速率为16 MB/s，后又称为AT总线。ISA总线使用独立于CPU的时钟，有利于CPU性能的提高；ISA总线没有支持总线仲裁的逻辑，不能支持多台总线主控设备系统；ISA总线上的数据传输必须通过CPU或MDA接口来管理，降低了CPU的效率。(2) EISA（Extended Industrial Standard Architecture）对ISA扩充后得到，与ISA兼容，并把总线控制权从CPU中分离出来，是一种智能化的总线，能支持多总线主控和突发式的传输。总线时钟为8 MHz，数据线为32位，地址线32位，最大传输速率为33 MB/s。 Comp

19、uter System Organization and Architecture返回目录(3) VL-BUS是由VESA（Video Electronic Standard Association）提出的局部总线标准。局部总线是指在系统外，为两个以上模块提供的高速传输信息通道。VL-BUS总线由CPU总线演化而来，时钟频率33MHz，数据线为32位。配有局部总线控制器，通过局部总线控制器的判断，将高速I/O直接挂在CPU总线上，实现CPU与高速外设之间的高速数据交换。(4) PCI（Peripheral Component Interconnect）是由Inter公司提供的标准总线。它与CP

20、U时钟无关，采用33MHz总线时钟，数据位为32位，可扩充到64位，数据传输率达133246MB/s。具有很强的兼容性，与ISA、EISA总线兼容，支持无限读写突发方式，比直接使用CPU总线的局部总线快，可视为CPU与外部设备之间的一个中间层，通过PCI桥（PCI控制器）与外设连接。PCI控制器有多级缓冲，可将一批数据快速写入缓冲器中。 Computer System Organization and Architecture返回目录(5)AGP总线(Accelerated Graphics Port) 即加速图形端口，是为提高视频带宽而设计的一种总线规范。AGP是近两年才发展起来的技术,目前

21、在台式电脑中应用比较广泛，在笔记本电脑中的应用还比较少，除联想昭阳外，东芝、Compaq、方正颐和等也采用了这种总线技术。AGP继PCI之后，成为现代微机必备的总线。(6)USB总线：USB支持即插即用和热插拔，不需要中断设置、DMA通道和I/O设置，用户可以把USB外设接到支持USB的PC上，计算机系统会动态地检测外设的插拔，并加载驱动程序，而不用重新启动操作系统以及更改IRQ、DMA以及I/O地址。 任何 USB 系统只有一个主控端。主计算机系统上的 USB 接口是主控制器，或 USB 主控端。主控制器的实现可以是硬件、固件或软件的组合。它初始化所有数据传输，因而所连接的外设可以通过一个由

22、主控端安排、基于令牌的协议来共享 USB 带宽。总线支持热插拔外设，用户可以在主控端和其它外设处于工作状态时插入、配置、使用和拔下外设。USB 2.0 支持三种总线传输速度：高速 480 Mbps、全速 12 Mbps 和低速 1.5 Mbps。 Computer System Organization and Architecture返回目录(7)NGIO总线Next Generation Input/Output）总线是Intel公司推出的下一代I/O总线结构。与其它总线结构有所区别，NGIO总线结构采用的是与传统共享总线不同的交换机制和系统主芯片连接的对等PCI总线。这种总线结构的出现可

23、以说彻底改变了CPU传输数据的方式，在CPU和外部设备之间不进行同步数据传输，而是将信息打成数据包在目标通道适配器和主通道适配器间发送。这种异步通讯可以将CPU从相对速度较慢的外围设备数据的处理等待中解放出来，而这在多处理器系统中尤为重要。因为在多处理器系统中，各CPU间要为使用较慢的外围总线而展开竞争，而NGIO则有一个多级交换器，它一端连接2个目标通道适配器和PCI控制器，PCI总线另一端连接主通道适配器，通过主通道适配器连接芯片组，芯片组再连接CPU和内存。NGIO有4条连线，2条用于输入，2条用于输出Computer System Organization and Architectu

24、re返回目录，数据传输率为2.5GB/s。NGIO在工作时，将处理器与I/O分离，这使得处理器在每次出现新的数据处理请求时不必停下来，而由连接到服务器内存上的I/O引擎与外设进行通信。此外，NGIO还可以创建多条I/O通道，允许通道上的信号类型变化，其交换器集合采用允许数据选择多条路径的交换结构（Switched Fabric）方式。这些变化使NGIO具有了更好的性能、可靠性和可伸缩性。由于NGIO具有多条不与处理器直接连接的通道，因此还可以对可靠性进行其他的一些改进。 (8) MCA总线 （Micro Channel Architecture即微通道总线结构）是IBM公司专为其PS/2系统（

25、使用各种Intel处理器芯片的个人计算机系统）开发的总线结构。该总线的总线宽度是32位，最高总线频率为10MHz。虽然MCA总线的速度比ISA和EISA快，但是IBM对MCA总线执行的是使用许可证制度，因此MCA总线没有象ISA、EISA总线一样得到有效推广。Computer System Organization and Architecture返回目录(9)Alpha EV6总线：为消除现有总线的瓶颈，AMD（American Micro Devices即美国微设备公司）Athlon（是AMD公司在1999年末推出的新一代64位处理器系统）系统要求总线结构在设计上力求为新一代x86平台提供

26、前所未有的数据传输带宽，以确保运行于多路处理器服务的企业级商业应用软件可以更顺畅地运行。为此，AMD公司在其最先推出的一款Athlon处理器上使用了一个200MBs的系统总线，即Alpha EV6总线，其带宽较目前Intel P4总线结构大1倍。如果使用更高时钟频率的AMD Athlon处理器，这个系统总线的频率还可以相应提高，以支持更大的数据带宽，满足更大、更强劲的系统配置的需要。 (10)Future I/O总线 ：Future I/O（将来的输入输出总线）总线结构是与NGIO相竞争的另一种总线，目前仍处在IBM、Compaq、HP等公司的研制开发中，据称其数据传输率可达10GB/s。 C

27、omputer System Organization and Architecture返回目录6.3.4 总线的主要性能指标 总线的性能指标有多个方面，下面五条是容易理解的，也是比较重要的，其中第三条是最重要的。 1.总线宽度:总线中数据总线的数量，用Bit(位)表示，总线宽度有8位、16位、32位和64位之分。显然，总线的数据传输量与总线宽度成正比。2.总线时钟:总线中各种信号的定时基准。一般来说，总线时钟频率越高，其单位时间内数据传输量越大，但不完全是比例关系。3.最大数据传输速率:在总线中每秒钟传输的最大字节量，用MBs表示，即每秒多少兆字节。在现代微机中，一般可做到一个总线时钟周期完

28、成一次数据传输，因此总线的最大数据传输速率为总线宽度除以8(每次传输的字节数)再乘以总线时钟频率。例如，PCI总线的宽度为32位，总线时钟频率为33 MHz，则最大数据传输速率为132 MBs。但有些总线采用了一些新技术(如在时钟脉冲的上升沿和下降沿都传送数据等)，使最大数据传输速率比上面的计算结果高。 Computer System Organization and Architecture返回目录总线是用来传输数据信息的，所采取的各项提高性能的措施最终都要反映在传输速率上，所以在诸多的指标中最大数据传输速率是最重要的。最大数据传输速率有时被说成带宽(Bandwidth)。 4.信号线数总线

29、中信号线的总数，包括数据总线、地址总线和控制总线。信号线数与性能不成正比，但反映了总线的复杂程度。 5.负载能力总线中信号线带负载的能力。该能力强表明可接的总线板卡可多一些。不同的板卡对总线的负载是不一样的，所接板卡负载的总和不应超过总线的最大负载能力。Computer System Organization and Architecture返回目录6.4 总线结构的连接方式 总线通常分为单总线和多总线两种。6.4.1 单总线结构单总线结构在微型计算机系统中，如果只使用一条单一的系统总线来连接中央处理器、内存和输入输出设备，则这样的系统称为单总线结构。图6.4为单总线结构示意图，它将CPU、主

30、存、I/O设备（提供I/O接口）都挂在一组总线上，允许I/O之间、I/O与主存之间直接交换信息。要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。 Computer System Organization and Architecture返回目录单总线结构的系统的优点是结构简单，总线控制也较简单，系统易于扩充，但容易形成计算机系统的瓶颈。如果要增加外部设备，只要通过接口把外设接到总线上即可。但是，所有的数据传送都必须通过这条惟一的总线实现，因此数据流量受到很大的限制。它只适合于信息流量相对较小的计算机系统。6.4

31、.2 双总线结构双总线结构图6.5为双总线结构示意图。双总线结构是把速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。，图中的“通道”是一个具有特殊功能的处理器，CPU将一部分功能下放给“通道”，使其对I/O设备具有一定的管理功能，以完成外部设备与主存之间的数据传送。Computer System Organization and Architecture返回目录在单总线结构中，由于只有一条总线存在，因此在某一固定时间只能允许一对部件实现数据的传送，所有总线只能以分时方式进行工作。这就是为什么它的吞吐量受到严重限制的原因。双总线结构既保持了单总线系统简单、易于扩充的优

32、点，又通过中央处理器和内存储器之间的高速总线缓解原来的单总线的负担，而且，由于中央处理器和内存储器之间是高速的存储总线，使它们之间信息传输的效率要比原来的单总线更高。同时还使主存通过直接存储器访问（DMA），而不必经过中央处理器来进行信息的交互，这也有益于减轻中央处理器的负担，提高整个系统的吞吐率。如将速度不同的I/O设备进行分类，然后将它们分别连接在不同的通道上，以提高计算机的性能，由此发展成多总线结构。Computer System Organization and Architecture返回目录6.4.3 三总线结构三总线结构三总线结构是在双总线结构的基础上再增加一条输入/输出总线而成

33、的，如图6.6所示。三总线结构通过存储总线来提高中央处理器和主存储器之间信息传输的效率，又通过输入/输出通道，即专门掌管输入/输出工作的输入/输出处理器，就使输入/输出速度较慢这一困扰计算机系统效率的瓶颈问题部分地得到解决。当然，这是以增加硬件、增加经费投入为代价的。三总线结构通常在微型机系统上不采用，而多用于大中型计算机系统中。Computer System Organization and Architecture返回目录在三总线结构中，外设与存储器间直接交换数据而不经过CPU，从而减轻了CPU对数据输入输出的控制，而“通道”方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理

34、器，又称为IOP(I/O处理器),它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了IOP，使整个系统的效率大大提高。然而这是以增加更多的硬件代价换来的。Computer System Organization and Architecture返回目录6.5 总线仲裁由于多个模块(或部件)连接到一条共用总线上，必须对每个发送的信息规定其信息类型和接收信息的部件，协调信息的传送;必须经过选择判优，避免多个部件同时发送信息的矛盾。还需要对信息的传送定时防止信息的丢失。这就需要设置总线控制线路。总线控制线路包括总线判优或仲裁逻辑、驱动器和中断逻辑等。6.5

35、.1 总线判优控制总线判优控制由于存在多个设备或部件同时申请对总线的使用权，为保证在同一时间内只能有一个申请者使用总线，需要设置总线判优控制机构。总线判优机构按照申请者的优先权选择可以控制总线的设备或部件。可以控制总线并启动数据传送的任何设备称为主控器或主设备；能够响应总线主控器发出的总线命令的任何设备称为受控器或从设备。通常CPU为主设备，存储器为从设备，I/O设备可以为主设备或从设备。 Computer System Organization and Architecture返回目录（1）主设备：指对总线拥有控制权的设备，显然主设备具备总线控制能力。（2）从设备：指对总线不具备控制能力的设

36、备，它只能相应主设备发来的命令，不能主动向总线发出命令或数据。当系统拥有多个主设备时，有可能出现多个主设备同时需要使用总线的情况，即出现总线使用权的争用问题。总线仲裁是指总线控制器根据一定的优先顺序，确定能够使用总线的主设备。总线判优控制按其仲裁控制机构的设置可分为集中式控制和分布式控制两种。总线控制逻辑基本上集中于一个设备(如CPU)时，称为集中式控制；而总线控制逻辑分散在连接总线的各个部件或设备中时，称为分布式总线控制。 常用的优先权仲裁方式为串行链接万式。其基本原理与下一章介绍的中断判优相似。总线控制器使用三根控制线与所有部件相连，它们是“总线请求”、“总线可用”、“总线忙”线。与Com

37、puter System Organization and Architecture返回目录总线相连的所有部件经公共的“总线请求”线发出申请。只有在“总线可用”信号末建立时，“总线请求”才能被总线控制器响应，并送出“总线可用”回答信号，串行地通过每个部件。如果某个部件接收到“总线可用”信号，但没有“总线请求”，则将该信号传给下一个部件，否则，停止传送。该部件建立“总线忙”信号。去除“总线请求”之后，即可进行数据的传送。“总线忙”信号维持“总线可用”信号。“总线忙”在数据传送完后撤消，“总线可用”信号也随之去除。可以看出，其优先次序是由“总线可用”线所接部件的位置决定的，离总线控制器越近的部件其

38、优先权越高。 集中控制有三种优先仲裁方式，有三种： Computer System Organization and Architecture返回目录(1) 链式查询当某个主设备需要使用总线时，通过BR发出请求，总线控制器通过BG响应，BG采用串联方式传递，即BG传到某个设备时，若该设备无总线请求，则允许BG信号往下传，若该设备请求总线使用权，则封锁BG信号，不再往下传，从而获得总线使用权（同时使BS有效）。如图6.7所示。特点：控制方法简单，易于扩充；对电路故障敏感；主设备的优先级别由BG的连接顺序决定，不能改变。Computer System Organization and Archit

39、ecture返回目录(2) 计数器定时查询总线控制器接到由BR送来的请求后，在总线未被使用（BS无效）的情况下，使计数器开始计数，并把计数值作为地址信息发给各主设备，当某个有求的设备地址与该计数值相同时，便获得总线控制权，并将BS置为有效，总线控制器停止计数。如图6.8所示：图6.8计数器定时查询方式特点：计数器是循环的，故主设备的优先级相等；计数器可以预置为某个值，故可以改变主设备的优先顺序；对电路故障不如链式查询敏感，但需要增加主控制线（设备地址）数。Computer System Organization and Architecture返回目录(3) 独立请求方式每个主设备均有一对独立

40、的BRi和BGi控制线，在总线控制器内部有一个排队电路，根据优先次序确定响应哪一个设备。如图6.9所示：图6.9 独立请求方式特点：响应速度快，优先次序控制灵活；控制线数量多，总线控制复杂。 Computer System Organization and Architecture返回目录6.5.2 总线通信控制总线传输周期的四个阶段：申请分配阶段：主设备申请总线使用权；寻址阶段：发出欲访问从设备的地址信号及相关命令；传输阶段：与从设备交换数据结束阶段：撤销总线信号，让出总线使用权。1.同步通信通信双方由统一时钟控制数据传送, 在同步方式下，通信双方由统一的时钟控制数据的传送，时钟通常是由CP

41、U发出的，并送到总线上的所有部件。经过一段固定时间，本次总线传送周期结束，开始下一个新的总线传送周期。同步通信的时序图如图6.10所示。 Computer System Organization and Architecture返回目录特点：规定明确、统一，模块间的配合简单一致。但主从模块配合属强制性“同步”，必须在限定时间内完成规定的要求。并且对所有模块都用同一时钟，这就势必造成对各不相同速度的部件而言，须按最慢速度部件来设计公共时钟，严重影响总线的工作效率，也给设计带来了局限性，缺乏灵活性。一般用于总线长度较短，各部件存取时间比较一致的场合。 (a) 同步式数据输入传输 (b)同步式数据输

42、出传输 Computer System Organization and Architecture返回目录2.异步通信利用数据发送部件和接收部件之间的相互“握手”信号来实现总线数据传送的方式称作异步通信方式。在异步通信方式下。发送部件将数据放到总线上后，经过一定的时间延迟后，在控制线上发出“数据准备好”信号。而接收部件则应发“数据接收”信号来响应、送此信号到发送部件，并接收数据。发送部件收到这个响应信号后。去除原数据，至此结束本次传送。异步通信方式便于实现不同速度部件之间的数据传送。异步通信允许各模块速度的不一致性，它没有公共的时钟标准，不要求所有部件严格的统一动作时间，而是采用应答方式，即当

43、主模块发出请求信号时，一直等待从模块反馈回来“响应”信号后，才开始通信。异步通信方式可分为不互锁、半互锁和全互锁三种类型，如图6.11所示。 Computer System Organization and Architecture返回目录不互锁方式主模块发出请求信号后，不等待接到从模块的回答信号，而是经过一段时间，确认从模块已收到请求信号后，便撤消其请求信号；从设备接到请求信号后，在条件允许时发出回答信号，并且经过一段时间，确认主设备已收到回答信号后，自动撤消回答信号。半互锁方式主模块发出请求信号，待从模块回答后再撤其请求信号；从模块发出回答信号，待主模块获知后，再撤消其回答信号。全互锁方式

44、主模块发出请求信号，待从模块回答后再撤其请求信号；从模块发出回答信号，待主模块获知后，再撤消其回答信号。Computer System Organization and Architecture返回目录3.半同步通信在同步通信机制中引入异步通信的特性，以允许不同速度的设备和谐工作。以读命令为例，若主设备在T1发出地址信号，T2发出读命令后，若从设备无法在T3时刻提供数据，则必须在进入T3时刻前通知主设备，使主设备进入等待状态，如从设备可使WAIT信号有效，主设备在进入T3前检测到WAIT有效后插入等待周期，直到WAIT无效为止。如图6.12所示： Computer System Organiz

45、ation and Architecture返回目录4.分离式通信（1）典型读操作的动作分析主模块发出地址信息和读命令；从模块接收命令并准备数据；从模块将数据送至数据总线；其中的动作不需要总线，但系统总线一直处在等待状态。（2）分离式通信为了充分挖掘系统总线每一瞬间的潜力，可将一个传输周期（或总线周期）分解为两个子周期，第一个周期主模块A将地址信息和读命令信息经系统总线传给从模块B后立即释放总线使用权；模块B准备好数据后申请总线使用权，一旦获准后即通过总线将数据传输给主模块A。显然两个子周期中只有单方向的信息流，而且A、B两个模块均成为主模块。Computer System Organizat

46、ion and Architecture返回目录（3）特点各模块使用总线必须经过申请；得到总线使用权后应在限定的时间内向对方传送信息，且无须等待对方回答；发送/介绍模块在数据准备期间不占有总线；总线在占用期间均在有效工作，不存在空闲等待时间。分离式通信技术复杂，一般仅用于大型计算机系统。 Computer System Organization and Architecture返回目录6.6 计算机中的总线微机中总线一般有内部总线、系统总线和外部总线。内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线

47、则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。随着集成电路集成度的提高，一块板上可安装多个模块。各模块之间传送信息的通路称为总线。为便于不同厂家生产的模块能灵活地构成系统，出现了总线标准。一般情况下总线有两类标准，即正式公布的标准和实际存在的工业标准。正式公布的标准由IEEE(电气电子工程师学会)或CCITT(国际电报电话咨询委员会)等国际组织正式确定和承认，并有严格的定义。Computer System Organization and Architecture返回目录6.6.1 系统总线系统总线系统总线又称内总线或板级总线。因

48、为该总线是用来连接微机各功能部件而构成一个完整微机系统的，所以称之为系统总线。系统总线是微机系统中最重要的总线，人们平常所说的微机总线就是指系统总线，如ISA总线、AGP总线、PCI总线、PCIE总线等。因为ISA总线已经被淘汰，下面不再做介绍。1. PCI总线从1992年创立规范到如今，PCI总线已成为了计算机的一种标准总线。由PCI总线构成的标准系统结构如图6.13所示。PCI总线取代了早先的ISA总线。当然与在PCI总线后面出现专门用于显卡的AGP总线，与现在PCI Express总线，但是PCI能从1992用到现在，说明他有许多优点，比如即插即用(Plug and Play)、中断共享

49、等。在这里我们对PCI总线做一个深入的介绍。Computer System Organization and Architecture返回目录（1）PCI总线简介从数据宽度上看，PCI总线有32bit、64bit之分；从总线速度上分，有33MHz、66MHz两种。目前流行的是32bit 、33MHz，而64bit系统正在普及中。改良的PCI系统，PCI-X，最高可以达到64bit、133MHz，这样就可以得到超过1GB/s的数据传输速率。如果没有特殊说明，以下的讨论以32bit、33MHz为例。PCI总线的地址总线与数据总线是分时复用的。这样做的好处是，一方面可以节省接插件的管脚数，另一方面便

50、于实现突发数据传输。在做数据传输时，由一个PCI设备做发起者(主控，Initiator或Master)，而另一个PCI设备做目标(从设备，Target或Slave)。总线上的所有时序的产生与控制，都由Master来发起。PCI总线在同一时刻只能供一对设备完成传输，这就要求有一个仲裁机构(Arbiter)，来决定在谁有权力拿到总线的主控权。 Computer System Organization and Architecture返回目录PCI总线有诸多特点，下面列举其中一些为初学者所容易理解和接受的特点。数据传输率高：PCI的数据总线宽度为32位，可扩充到64位。它以33 MHz的时钟频率操作

51、。因此，若采用32位数据总线，数据传送速率可达132 MBs；而采用64位宽度，则最高传输速率可达264 MB/s。 Computer System Organization and Architecture返回目录支持猝发传输(Burst Transmission)：通常的数据传输是先输出地址后进行数据操作，即使所要传输数据的地址是连续的，每次也要有输出和建立地址的阶段。而PCl支持猝发数据传输周期，该周期在一个地址相位(phase)后可跟若干个数据相位。这意味着传输从某一个地址开始后，可以连续对数据进行操作，而每次的操作数地址是自动加l形成的。显然，这减少了无谓的地址操作，加快了传输速度。

52、这种传输方式对使用高性能图形设备尤为重要。支持多主控器：在同一条PCI总线上可以有多个总线主控器(主设备)，各个主控器通过总线仲裁竞争总线控制权。相比之下，在ISA总线系统中，DMA控制器和CPU对总线的争用是不平等的，DMA控制器是采用“周期窃取”方法“盗用”总线，或者说“非法”使用总线。而PCI总线专门设有总线占用请求和总线占用允许信号，各个主控器占用总线是合法的，而不必再是“盗用”。Computer System Organization and Architecture返回目录减少存取延迟：PCI总线能够大幅度减少外围设备取得总线控制权所需的时间，以保证数据传输的畅通。例如，对于连接局

53、域网的以太网控制器，其缓冲区随时从网络接收大量信息，如果等待总线使用权的时间过长，会使网卡无法及时在缓冲区溢出之前迅速将数据送给中央处理器，而被迫将接收的信息作额外的处理。独立于处理器：传统的系统总线(如ISA总线)实际上是中央处理器信号的延伸或再驱动，而PCI总线以一种独特的中间缓冲器方式，独立于处理器，并将中央处理器子系统与外围设备分开。一般来说，在中央处理总线上增加更多的设备或部件，会降低系统性能和可靠程度。而有了这种缓冲器的设计方式，用户可随意增添外围设备，而不必担心会导致系统性能的下降。这种独立于处理器的总线结构还可保证外围设备互连系统的设计不会因处理器技术的变化而变得过时。 Com

54、puter System Organization and Architecture返回目录支持即插即用(Plug and Play)：所谓即插即用，是指在新的接口卡插入PCI总线插槽时，系统能自动识别并装入相应的设备驱动程序，因而立即可以使用。即插即用功能使用户在安装接口卡时不必再拨开关或设跳线，也不会因设置有错而使接口卡或系统无法工作。即插即用的硬件基础是每个PCI接口卡(PCI设备)中的256个字节的配置寄存器。在操作系统启动时或在PCI接口卡刚接入时PCI总线驱动程序要访问这些寄存器，以便对其初始化，并装入相应的设备驱动程序。数据完整性：PCI总线提供了数据和地址的奇偶校验功能，保证了

55、数据的完整性和准确性。适用于多种机型：PCI总线适用于各种规格的计算机系统，如台式计算机、便携式计算机以及服务器等。Computer System Organization and Architecture返回目录（2）PCI总线信号定义在介绍PCI总线信号之前，有两个名称需要解释：主设备和从设备。按照PCI总线协议，总线上所有引发PCI传输事务的实体都是主设备，凡是响应传输事务的实体都是从设备，从设备又称为目标设备。主设备应具备处理能力，能对总线进行控制，即当一个设备作为主设备时，它就是一个总线主控器。在一个PCI系统中，接口信号通常分为必备和可选的两大类。如果只作为从设备，则至少需要47根

56、信号线；若作为主设备，则需要49根信号线。利用这些信号线可以处理数据、地址，实现接口控制、仲裁及系统功能。下面根据主设备与从设备的不同，按功能分组将这些信号表示在图6.14中。 Computer System Organization and Architecture返回目录图6.14 PCI总线接口信号Computer System Organization and Architecture返回目录PCI总线部分信号描述如下：系统信号CLK in：PCI系统总线时钟 ： 对于所有的PCI设备该信号均为输入，其频率最高可达33 MHz，最低频率一般为0 Hz(Dc)。除RST#、INTA#、I

57、NTB#、INTC#及INTD#之外，所有其他PCI信号都在CLK的上升沿有效(或采样)。 RSI# in：复位信号 ： 用于复位总线上的接口逻辑，并使PCI专用的寄存器、序列器和有关信号复位到指定的状态。该信号低电平有效，在它的作用下PCI总线的所有输出信号处于高阻状态，SERR#被浮空。 Computer System Organization and Architecture返回目录地址与数据信号AD3100 t/s：地址数据多路复用信号 ：这是一组信号，双向三态，为地址和数据公用。在FRAME#有效(低电平)时，表示地址相位开始，该组信号线上传送的是32位物理地址；对于I/O端口，这是

58、一个字节地址；对于配置空间或存储器空间，是双字地址。在数据传送相位，该组信号线上传送数据信号，AD70为最低字节数据，而AD3124为最高字节数据。当IRDY#有效时，表示写数据稳定有效，而TRDY#有效时，则表示读数据稳定有效。在：IRDY#和TRDY#都有效期间传送数据。 C/BE30# t/s：总线命令和字节允许复用信号 ：双向三态信号。在地址相位中，这四条线上传输的是总线命令；在数据相位内，它们传输的是字节允许信号，表明整个数据相位中AD3100上哪些字节为有效数据，C/BE0#C/BE3#分别对应字节03。 Computer System Organization and Archi

59、tecture返回目录PAR(Paritv)ts：奇偶校验信号 ：双向三态。该信号用于对AD3100和C/BE30上的信号进行奇偶校验，以保证数据的准确性。对于地址信号，在地址相位之后的一个时钟周期PAR稳定有效；对于数据信号，在IRDY#(写操作)或TRDY#(读操作)有效之后的一个时钟周期PAR稳定并有效，一旦PAR有效，它将保持到当前数据相位结束后一个时钟。在地址相位和写操作的数据相位，PAR由主设备驱动，而在读操作的数据相位，则由从设备驱动。 接口控制信号 ：接口控制信号共有7个，对这些信号本身及相互间配合的理解是学习PCI总线的一个关键。 FRAME#(Frame)s/t/s：帧周期

60、信号 ：双向三态，低电平有效。该信号由当前主设备驱动，用来表示一个总线周期的开始和结束。该信号有效，表示总线传输操作开始，此时AD3l0和C/BE30上传送的是有效地址和命令。只要该信号有效，总线传输就一直进行着。当FRAME#变为无效时，表示总线传输事务进入最后一个数据相位或该事务已经结束。 Computer System Organization and Architecture返回目录IRDY#(Initiator Ready) s/t/s：主设备准备就绪信号 ：双向三态，低电平有效，由主设备驱动。该信号有效表明引起本次传输的设备为当前数据相位做好了准备，但要与TRDY#配合，它们同时有